(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年10月14日(14.10.2004)

PCT

(10) 国際公開番号 WO 2004/088754 A1

(51) 国際特許分類7:

H01L 27/105, 27/22

(21) 国際出願番号:

PCT/JP2004/004650

(22) 国際出願日:

2004年3月31日(31.03.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2003-096246

特願2003-188057

2003年3月31日(31.03.2003) JP 2003年6月30日(30.06.2003) JP


- (71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真1006番地 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 村上 元良 (MU-RAKAMI, Motoyoshi). 後藤 泰宏 (GOTOH, Yasuhiro).

- (74) 代理人: 特許業務法人池内・佐藤アンドパートナーズ (IKEUCHI SATO & PARTNER PATENT ATTORNEYS); 〒5306026 大阪府大阪市北区天満橋1丁目8番30号OAPタワー26階 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY,

[続葉有]

(54) Title: MEMORY CELL, MEMORY USING THE MEMORY CELL, MEMORY CELL MANUFACTURING METHOD, AND MEMORY RECORDING/READING METHOD

(54) 発明の名称: メモリセルとこれを用いたメモリおよびメモリセルの製造方法ならびにメモリの記録/読出方法



(57) Abstract: A memory cell having a structure quite different from those of conventional memory cells and having various excellent characteristics. Its manufacturing method, a memory comprising such memory cells and resultantly having excellent characteristics, and a method for recording/reading information in/from the memory are also disclosed. The memory cell comprises a memory medium capable of holding information, a control unit for recording information in the memory medium, and a sensing element for reading information from the memory medium. The sensing element is provided independently of the memory medium. More specifically, the memory medium is, for example, a magnetic body, the control unit comprises a first magnetic field generating section for varying the magnetized state of the magnetic body by applying a magnetic field to the magnetic body, and the sensing element is disposed near the magnetic body and has a magnetic-to-electric conversion section having an electric characteristic varying with the magnetized state of the magnetic body.

WO 2004/088754

CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

一 国際調査報告書

(57) 要約: 従来のメモリとは全く構成が異なり、様々な特性に優れるメモリセルとその製造方法とを提供する。また、上記メモリセルを用いることによって、様々な特性に優れるメモリを提供する。また、上記メモリの記録/読出方法を提供する。 情報を保持するメモリ媒体と、前記メモリ媒体に情報を記録する制御部と、前記メモリ媒体から情報を読み出す検出素子とを含み、前記検出素子は、前記メモリ媒体から独立しているメモリセルとする。より具体的には、例えば、前記メモリ媒体が磁性体であり、前記制御部は、前記磁性体に磁界を印加することによって前記磁性体の磁化状態を変化させる第1の磁界発生部を含み、前記検出素子は、前記磁性体の近傍に配置されており、かつ、前記磁性体の前記磁化状態に応じて電気的特性が異なる磁電変換部を含むメモリセルとする。

明 細 書

メモリセルとこれを用いたメモリおよびメモリセルの製造方法 ならびにメモリの記録/読出方法

5 技術分野

本発明は、メモリセルとこれを用いたメモリ、および、メモリセルの 製造方法に関する。ならびに、メモリの記録/読出方法に関する。

背景技術

10 従来、ランダムアクセスメモリ(RAM)として、DRAM、SRA Mなどに代表される半導体メモリが広く用いられている。半導体メモリ は、微細加工技術の進歩による高集積化、量産技術の進歩による低コスト化が進んでおり、様々な製品、デバイスのメモリとして幅広く普及している。しかしながら、DRAMなどの半導体メモリは、量産性に優れるものの、繰り返し記録特性や、耐熱性などに課題がある場合がある。例えば、一般的なDRAMは、100℃程度以下での使用が前提であり、環境温度がその範囲を超えて高温になった場合、メモリとしての特性が劣化する可能性が生じる。

半導体メモリのなかでも、商標名フラッシュメモリに代表される半導 体メモリは、微細加工技術の進歩による高集積化や大容量化、また、量 産技術の進歩による低コスト化が進んでおり、様々なデバイスのメモリ として幅広く普及している。フラッシュメモリは、NAND型とNOR型とに大別される。しかしながら、フラッシュメモリは、一般に、情報の記録速度および読み出し速度に課題を有している。その他、フラッシ

ュメモリには、情報の記録前に一括消去が必要である、消費電力が大きい、放射線や応力などの外部環境の影響を受けやすいなどの課題が有ることが知られている。

一方、近年、磁気抵抗効果素子 (Magneto-Resistive Element: MR 素子)を用いたRAMである磁気メモリ (MRAM) が開発されている 5 。MRAMは、繰り返し記録特性に優れており、また、フラッシュメモ リなどに比べて読み出し(読出)時間および記録時間がともに高速であ るなどの優れた特性を有していることから、次世代のメモリとして盛ん に開発が進められている。MRAMの一例は、例えば、JP2002-533916A などに開示されている。しかしながら、MRAMは、MR素子を構成す 10 る薄膜の膜厚によって特性が大きく変化するために、その製造にあたっ てはnmオーダーでの膜厚の制御が要求される。MR素子は、含まれる 非磁性層の種類によって、GMR素子 (Giant Magneto-Resistive Elem ent:巨大磁気抵抗効果素子) およびTMR素子 (Tunneling Magneto-R esistive Element:トンネル磁気抵抗効果素子) に分類される。例えば 15 、TMR素子において、非磁性層として一般的に用いられるA12〇3 層の膜厚は、サブnm~数nm程度の範囲である。製造工程におけるサ ブnmオーダーでの膜厚のばらつき制御は難しい。このため、例えば、 シリコン(Si)ウェハーなどの基板上に複数のMR素子を形成する場 合、素子間の特性を一定の範囲におさめることが難しく、量産性や、微 20 細化による高集積化に課題がある。

その他、現在用いられている、あるいは、開発が進められているRAMには、強誘電体材料が有する誘電体分極現象を利用した強誘電体メモリがある。しかしながら、強誘電体メモリには、製造時において微量の水素などにより汚染され、特性が劣化するという課題や、微細加工に適していない、使用可能な温度範囲が制限される、応力などの影響を受け

25

やすいなどといった課題がある。また、材料の相転移現象を利用した相変化型メモリなども開発が進められているが、アモルファスー結晶間の相転移現象を利用しているため、高温環境下における不揮発特性に劣るといった課題や、相変化時の体積変化に伴う応力、歪の抑制が困難であるといった課題がある。

発明の開示

5

10

15

20

本発明は、これら従来のメモリとは全く構成が異なり、かつ、様々な特性に優れるメモリセルとその製造方法とを提供することを目的とする。また、上記メモリセルを用いることによって、様々な特性に優れるメモリを提供することを目的とする。また、上記メモリの記録/読出方法を提供することを目的とする。

本発明のメモリセルは、情報を保持するメモリ媒体と、前記メモリ媒体に情報を記録する制御部と、前記メモリ媒体から情報を読み出す検出素子とを含み、前記検出素子は、前記メモリ媒体から独立している。

本発明のメモリセルでは、前記メモリ媒体が磁性体であり、前記制御部は、前記磁性体に磁界を印加することによって前記磁性体の磁化状態を変化させる第1の磁界発生部を含み、前記検出素子は、前記磁性体の近傍に配置されており、かつ、前記磁性体の前記磁化状態に応じて電気的特性が異なる磁電変換部を含んでいてもよい。

本発明のメモリセルでは、前記磁電変換部が、検知する磁界の状態に 応じて電気的特性が異なる磁電変換素子を含み、前記磁電変換素子は、 前記磁性体から生じる磁束を検知するように、前記磁性体の近傍に配置 されていてもよい。

25 次に、本発明のメモリセルの製造方法は、情報を保持するメモリ媒体 と、メモリ媒体に情報を記録する制御部と、メモリ媒体から情報を読み

15

出す検出素子とを含み、検出素子はメモリ媒体から独立しており、

メモリ媒体が磁性体であり、制御部は、磁性体に磁界を印加することによって磁性体の磁化状態を変化させる磁界発生部を含み、検出素子は、磁性体の近傍に配置されており、かつ、磁性体の磁化状態に応じて電気的特性が異なる磁電変換部を含み、

磁電変換部が、検知する磁界の状態に応じて電気的特性が異なる磁電 変換素子を含み、磁電変換素子は、磁性体から生じる磁束を検知するよ うに磁性体の近傍に配置されているメモリセルの製造方法であって、

- (i) 半導体基板の表面に、検知する磁界の状態に応じて電気的特性 10 が異なる磁電変換素子を形成する工程と、
 - (ii) 磁性体と前記半導体基板とによって前記磁電変換素子を狭持するように、前記磁性体を形成する工程と、
 - (iii) 前記磁性体の近傍に、前記磁性体の磁化状態を変化させる磁界発生部を形成する工程とを含んでいる。また、前記(ii) の工程において、前記磁性体は、前記磁性体から生じる磁束を前記磁電変換素子が検知するように前記磁電変換素子の近傍に形成される。

次に、本発明のメモリは、上述した本発明のメモリセルと、前記メモリセルに情報を記録するための情報記録用導体線と、前記情報を読み出すための情報読出用導体線とを含んでいる。

20 次に、本発明のメモリの記録・読出方法は、上述した本発明のメモリの記録/読出方法であって、情報記録用導体線および情報読出用導体線から選ばれる少なくとも1つの導体線に印加する電流を変化させることによって情報の記録/読出を行うことを特徴としている。

より具体的には、例えば、前記情報記録用導体線に印加する電流を変 25 化させることによって第1の磁界発生部で発生する磁界を変化させ、前 記第1の磁界発生部で発生する磁界を変化させることによって(前記変

化した磁界によって)、本発明のメモリを構成するメモリセル内の磁性 体の磁化状態を変化させて前記メモリに情報を記録する工程と、

前記情報読出用導体線に印加する電流を変化させることによって、磁電変換部の電気的特性を検出し、検出した前記電気的特性から前記メモリに記録された情報を読み出す工程とを含んでいてもよい。

図面の簡単な説明

5

図1は、本発明のメモリセルの一例を示す模式図である。

図2は、本発明のメモリセルの一例を示す模式図である。

10 図3は、本発明のメモリセルの別の一例を示す模式図である。

図4は、本発明のメモリセルのまた別の一例を示す模式図である。

図5A~図5Cは、本発明のメモリセルにおける電気的な出力の変化の一例を説明するための模式図である。

図 6 は、本発明のメモリセルのさらにまた別の一例を示す模式図であ 15 る。

図7は、本発明のメモリセルのさらにまた別の一例を示す模式図である。

図8Aおよび図8Bは、本発明のメモリセルにおける磁性体と磁界発生部との関係の一例を示す模式図である。

20 図 9 は、本発明のメモリセルに含まれる磁性体における温度と飽和磁 化の値との関係の一例を示す図である。

図10は、本発明のメモリセルに含まれる磁性体における温度と飽和 磁化の値との関係の別の一例を示す図である。

図11は、本発明のメモリセルに含まれる磁性体における温度と飽和 25 磁化の値との関係のまた別の一例を示す図である。

図12は、本発明のメモリセルに含まれる磁性体における温度と飽和

磁化の値との関係のさらにまた別の一例を示す図である。

図13は、本発明のメモリセルに含まれる磁性体における温度と保磁力の値との関係の一例を示す図である。

図14は、本発明のメモリセルのさらにまた別の一例を示す模式図で 5 ある。

図15Aおよび図15Bは、オフセット磁界を説明するための図である。

図16は、本発明のメモリセルのさらにまた別の一例を示す模式図である。

10 図17は、本発明のメモリセルのさらにまた別の一例を示す模式図である。

図18Aおよび図18Bは、本発明のメモリセルのさらにまた別の一 例を示す模式図である。

図19は、本発明のメモリセルのさらにまた別の一例を示す模式図で 15 ある。

図20は、本発明のメモリセルのさらにまた別の一例を示す模式図である。

図21は、本発明のメモリセルのさらにまた別の一例を示す模式図である。

20 図22は、本発明のメモリセルのさらにまた別の一例を示す模式図である。

図23は、本発明のメモリセルのさらにまた別の一例を示す模式図で ある。

図24は、本発明のメモリセルにおける電気的な出力の変化の一例を 25 説明するための模式図である。

図25Aおよび図25Bは、本発明のメモリセルにおける電気的な出

力の変化の一例を説明するための模式図である。

図26は、本発明のメモリセルのさらにまた別の一例を示す模式図である。

図27は、本発明のメモリセルのさらにまた別の一例を示す模式図で 5 ある。

図28は、本発明のメモリセルのさらにまた別の一例を示す模式図で ある。

図29は、本発明のメモリセルのさらにまた別の一例を示す模式図で ある。

10 図30は、本発明のメモリセルのさらにまた別の一例を示す模式図である。

図31は、本発明のメモリセルのさらにまた別の一例を示す模式図である。

図32は、本発明のメモリセルの制御方法の一例を示す模式図である

図33は、本発明のメモリの一例を示す模式図である。

図34Aおよび図34Bは、本発明のメモリにおける基本動作の一例を示す模式図である。

図35は、本発明のメモリにおける基本動作の別の一例を示す模式図20 である。

図36は、本発明のメモリの別の一例を示す模式図である。

図37A〜図37Hは、本発明のメモリセルの製造方法の一例を示す 模式工程図である。

図38は、本発明のメモリの応用の一例を示す模式図である。

25 図39は、本発明のメモリの応用の一例を示す模式図である。

図40は、本発明のメモリの応用の一例を示す模式図である。

図41は、本発明のメモリの応用の一例を示す模式図である。

図42は、本発明のメモリの応用の一例を示す模式図である。

図43は、本発明のメモリの応用の一例を示す模式図である。

図44は、本発明のメモリの応用の一例を示す模式図である。

5 図45は、本発明のメモリの応用の一例を示す模式図である。

発明の実施形態

10

15

20

25

以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の実施の形態において、同一の部分に同一の符号を付して、重複する説明を省略する場合がある。

最初に、本発明のメモリセルについて説明する。

図1に本発明のメモリセルの一例を示す。図1に示すメモリセル1は、情報を保持するメモリ媒体102と、メモリ媒体102に情報を記録する制御部103と、メモリ媒体102から情報を読み出す検出素子104とを含んでいる。また、検出素子104は、メモリ媒体から独立している。

従来の代表的なメモリである半導体メモリ(例えば、DRAM、SRAMなど)では、情報の記録および読み出しを行う回路内に、情報を記録する領域が形成されている。換言すれば、情報を記録する領域が、情報の記録および読み出しを行う回路に組み込まれている。即ち、メモリ媒体と検出素子とが一つの回路内で一体化されているともいえる。例えば、DRAMでは、集積回路中に形成されたコンデンサに電荷を蓄えることによって情報が記録され、上記コンデンサから電荷を取り出すことによって情報が読み出される。SRAMでは、集積回路中の双安定回路によって情報の記録/読み出しが行われる。また、磁気抵抗効果を利用したメモリであるMRAMでは、磁気抵抗効果が生じる多層膜構造が、

記憶媒体であると同時に読み出し部を兼ねている。

5

これに対して、本発明のメモリセル1では、メモリ媒体102に蓄えられた情報は、メモリ媒体102とは独立した検出素子104から読み出される。ここで、「独立している」とは、「メモリ媒体102と検出素子104とが電気的に直接接続されていない(電気的に独立している)」という意味である。このため、例えば、メモリ媒体に電気的な操作を行うことなく、メモリ媒体に記録された情報を読み出すことができる。よって、記録および読み出し特性が安定したメモリセル1とすることができる。

10 また、メモリ媒体 1 O 2 に用いる材料やメモリ媒体 1 O 2 の構成を選択したり、検出素子 1 O 4 の構成を選択したりすることによって、様々な効果をさらに選択することも可能になる。上記効果の具体例については、明細書中にその都度述べることとする。

メモリ媒体102は、メモリ媒体102自身に記録された情報に応じて、その物理的特性あるいは化学的特性が異なればよい。例えば、不揮発性の固体メモリであればよい。より具体的には、例えば、コンデンサや相転移材料を含むメモリ媒体102であってもよいし、あるいは、後述するような磁性体のメモリ媒体102(磁性材料を含むメモリ媒体102)であってもよい。例として、メモリ媒体102が磁性体である場合、例えば、記録した情報に応じて磁性体の磁化状態(例えば、磁化方向)が異なればよい。この場合、磁気エネルギーの形態で、メモリ媒体102から検出素子104に情報が伝達される。メモリ媒体102から検出素子104への情報伝達手段は特に限定されず、上記磁気エネルギーの他に、例えば、熱エネルギーや力学エネルギー(例えば、内部応力)の形態で情報が伝達されてもよい。

検出素子104は、例えば、メモリ媒体102の物理的あるいは化学

5

10

15

20

25

的特性に応じて、電気的特性が異なればよい。電気的特性が異なるとは、例えば、電気的な出力が異なればよい。また、具体的な電気的特性は、例えば、電気抵抗、熱起電力、電気伝導度などの特性であればよい。具体的な例としては、後述するように、トランジスタを含み、上記トランジスタがメモリ媒体に記録された情報に応じて電気的特性が異なるトランジスタであればよい。

制御部103は、記録する情報に応じて、メモリ媒体102の物理的 あるいは化学的特性を変化させることができる限り、その構造などは特 に限定されない。例えば、メモリ媒体102が磁性体である場合、メモ リ媒体102に磁界を印加する構造を制御部103が有していればよい 。その他、例えば、熱や圧力をメモリ媒体102に印加する構造を制御 部103が有していてもよい。

本発明のメモリセルの具体例について以下に説明する。

図2に本発明のメモリセルの一例を示す。図2に示すメモリセル1は、磁性体2と、磁性体2に磁界を印加することによって磁性体2の磁化状態を変化させる磁界発生部3と、磁性体2の近傍に配置され、磁性体2の磁化状態に応じて電気的特性が異なる磁電変換部4とを含んでいる。換言すれば、図2に示すメモリセル1では、メモリ媒体102が磁性体2である。また、制御部103は、磁性体2に磁界を印加することによって磁性体2の磁化状態を変化させる磁界発生部3を含んでいる。検出素子104は、磁性体2の近傍に配置されており、かつ、磁性体2の磁化状態に応じて電気的特性が異なる磁電変換部4を含んでいる。

このようなメモリセル1では、磁界発生部3で発生させた磁界5によって、磁性体2の磁化状態(例えば、磁化方向6や磁化の大きさなど)を変化させることができる。例えば、磁界発生部3に電気信号を入力し、入力した電気信号に対応する磁界5を磁性体2に印加することによっ

て、磁性体2の磁化状態を上記電気信号に対応した磁化状態とすることができる。このため、磁性体2の磁化状態の形で情報を記録、保持することができる。また、磁電変換部4によって、磁性体2の磁化状態に応じて異なる電気信号を出力することができる。即ち、図1に示す構成とすることによって、磁性体2をメモリ媒体、磁界発生部3をメモリ媒体に情報を記録する書き込み部、磁電変換部4をメモリ媒体に記録された情報を再生する読み出し部(読出部)とするメモリセル1とすることができる。なお、図2では、説明を分かりやすくするために、ハッチは省略する。以降の図においても同様にハッチを省略する場合がある。

10 このように図2に示すメモリセル1では、従来の代表的なRAMである半導体メモリとは異なり、メモリ媒体(記憶媒体)である磁性体2の磁化状態の形で情報が保存される。このため、記録、再生を繰り返し行った場合にも特性が安定したメモリセルとすることができる。また、磁性体2の磁化状態が変化する速度は、磁性体2の材料、構成や形状、磁15 界発生部3の構造および構成などによっては、数十nsec~10psec程度のオーダーとすることが可能である。このため、記録速度(書き込み速度)に優れるメモリセルとすることができる。また、情報の記録時にも、磁性体2の磁化状態の一括消去、一括初期化などは必ずしも必要とされない。

本発明のメモリセルがこのような記録速度を実現可能であることは、例えば、フラッシュメモリに対して大きな優位性となる。フラッシュメモリでは、散乱したチャネルホットエレクトロンの一部をフローティングゲートに蓄積することによって情報が記録される。このため、情報の記録には多量のチャネルホットエレクトロンが必要であり、比較的長い記録時間および/または高い電流値(大きい電力)が必要とされる。例えば、NAND型の一般的なフラッシュメモリの場合、512B(バイ

ト)の情報を記録するためには、約 200μ secの記録時間が必要である。情報を記録する前の一括消去には、より長い時間が必要(例えば、16kBの消去には、約数msecの時間が必要)である。情報の読み出し時にも、例えば、ランダムアクセス時には、約 25μ secの読み出し時間が必要である。これに対して、本発明のメモリセルでは、上述したような記録速度が実現可能である。なお、本発明のメモリセルにおいても、それほど早い記録速度が必要ではない場合には、磁性体2の材料、構成や形状、磁界発生部3の構造および構成などを制御することによって、上述した記録速度の範囲よりも遅い記録速度としてもよい。メモリセルとして必要な特性に応じて任意に設定すればよい。

5

10

また、磁性体2に用いる磁性材料を選択することによって、耐熱性などの耐環境特性に優れるメモリセルや、記録した情報の不揮発性に優れるメモリセル、出力特性に優れるメモリセル、生産性に優れるメモリセルなど、特性を選択したメモリセルとすることができる。例えば、磁性体2の保磁力をある程度大きく設定することによって、情報の不揮発性に優れるメモリセルとすることができる。磁性体2の保磁力よりも大きい磁界が磁性体2に新たに印加されるまで、磁性体2の磁化状態の変化を抑制できるからである。

図2に示すメモリセル1の構成は、MRAMの構成とも異なっている の MRAMでは、メモリセル1と同様に、磁性体の磁化状態の形で情報 が保存される。しかし、MRAMでは、非磁性層と、非磁性層を狭持する一対の磁性層を含む多層膜構造が必要であるのに対して(MRAMでは、上記一対の磁性層における磁化方向の相対角度の形態で情報が保存される)、本発明のメモリセル1では、このような多層膜構造は必ずし も必要ではない。最も単純な例では、例えば、磁性体2が単一の磁性材料からなる一層構造の磁性体であってもよい。また、MRAMのように

、多層膜構造を形成するためのサブnmオーダー~nmオーダーでの膜厚制御も必ずしも必要ではない。このため、シリコン(Si)ウェハーなどの基板上に複数の素子を形成する場合においても、微細化が可能で素子間の特性が安定した、生産性に優れるメモリセル1とすることができる。なお、本明細書において、磁性層とは磁性材料を含む層であり、磁性体は少なくとも一層の磁性層を含んでいるとする。

また、MRAMでは、上記多層膜構造が、記憶媒体であると同時に読み出し部を兼ねている。即ち、記憶媒体と読み出し部とは電気的に直接接続されている。これに対して、本発明のメモリセル1では、記憶媒体(磁性体 2)と読み出し部(磁電変換部 4)とが電気的に分離されている。このため、書き込み特性および読み出し特性が安定したメモリセル1とすることができる。また、MRAMでは、磁性体の磁化方向が一般的に磁性体の膜面に平行であるが、後述するように、本発明のメモリセル1では、磁性体の磁化方向は磁性体の主面に対して平行である必要はなく、磁性体の音面に対して角度を有する方向に磁化方向が向いていることが好ましい。

10

15

20

なお、図2に示すメモリセル1の例では、磁界発生部3と磁性体2とが、また、磁性体2と磁電変換部4とが接しているが、各々の部分は必ずしも接している必要はない。例えば、磁性体2、磁界発生部3、磁電変換部4の各々が、絶縁体や、空孔、ガス等の空間などを介して配置されていてもよい。

図2に示すメモリセル1の各部分について説明する。

磁電変換部4は、磁性体2の磁化状態に応じて電気的特性が異なれば、その構造、構成、大きさなどは特に限定されない。例えば、磁電変換 35 部4が、検知する磁界の状態に応じて電気的特性が異なる磁電変換素子を含み、磁電変換素子は、磁性体2から生じる磁束を検知するように、

15

20

磁性体2の近傍に配置されていてもよい。電気的特性の種類は特に限定されず、例えば、検知する磁界の状態に応じて電気抵抗値が異なる磁電変換素子であってもよい。また、検知する磁界の状態に応じて、ホール電圧が異なる磁電変換素子であってもよい。

5 磁電変換素子が半導体基板の表面に形成することができる素子、例えば、半導体素子である場合、一般的な半導体加工プロセスを用いて本発明のメモリセル1を製造することができる。このため、量産性に優れ、低コストで製造が可能なメモリセル1とすることができる。なお、磁電変換部4が上述したような磁電変換素子を含む場合、磁電変換部4は一つあるいは複数の磁電変換素子を含んでいてもよいし、磁電変換素子の電気的特性の変化を検知するための回路を含んでいてもよい。

磁電変換部4と磁性体2との距離は、磁性体2の磁化状態に応じて磁性体2から生じる磁束が磁電変換部4によって検知できる限り、特に限定されない。磁性体2の磁気的な特性、磁電変換部4の特性などに応じて任意に設定すればよい。例えば、1nm~100µmの範囲、より好ましくは、4nm~500nmの範囲であればよい。磁電変換部4と磁性体2との距離は、磁性体2~の汚染などの問題が無ければ小さいほど好ましい。なお、Si系半導体(例えば、Si、SiGe、SiGeC、SiCなど)の微細加工の下限は、現在のところ4nm程度とされている。

また、磁電変換部 4 が上述したような磁電変換素子を含む場合、磁電変換素子と磁性体 2 との距離についても同様に、例えば、1 n m \sim 1 0 0 μ m 0 範囲、より好ましくは、4 n m \sim 5 0 0 n m 0 範囲であればよい。

25 図3に、本発明のメモリセルの別の一例を示す。図3に示すメモリセル1は、磁性体2と、磁性体2に磁界5を印加することによって磁性体

2の磁化状態(例えば、磁化方向6や磁化の大きさなど)を変化させる 磁界発生部3と、磁性体2の近傍に配置され、磁性体2の磁化状態に応 じて電気的特性が異なる磁電変換部4とを含んでいる。ここで、磁電変 換部4は、検知する磁界の状態に応じて(即ち、メモリ媒体102に記 録された情報に応じて)電気抵抗値が異なる磁電変換素子としてトラン ジスタ8を含んでいる。トランジスタ8は、磁性体2から生じる磁束7 を検知するように磁性体2の近傍に配置されている。このようなメモリ セル1は、半導体素子であるトランジスタ8をSiなどからなる半導体 基板9の表面に形成することができるため、一般的な半導体加工プロセ スを用いて製造することができる。このため、量産性に優れ、低コスト で製造が可能なメモリセル1とすることができる。また、磁性体2の磁 性材料を選択することによって、高温あるいは低温下での安定性に優れ るメモリセル1とすることも可能である。

10

15

20

磁電変換素子であるトランジスタ8と磁性体 2 との距離は、磁性体 2 の磁化状態に応じて磁性体 2 から生じる磁東 7 をトランジスタ8が検知できる限り、特に限定されない。磁性体 2 の磁気的な特性、トランジスタ8の種類などに応じて任意に設定すればよい。例えば、 $1 \, \mathrm{nm} \sim 1 \, 0$ $0 \, \mu \, \mathrm{m}$ の範囲、好ましくは、 $4 \, \mathrm{nm} \sim 5 \, 0 \, 0 \, \mathrm{nm}$ の範囲であればよい。 より具体的には、トランジスタ8がMOSトランジスタである場合にも、例えば、 $1 \, \mathrm{nm} \sim 1 \, 0 \, 0 \, \mu \, \mathrm{m}$ の範囲、好ましくは、 $4 \, \mathrm{nm} \sim 5 \, 0 \, 0 \, \mathrm{nm}$ の範囲であればよい。

トランジスタ8の種類は特に限定されず、例えば、電界効果トランジスタ、バイポーラトランジスタ、ダイオードなどを用いればよい。なかでも、電界効果トランジスタとしてMOSトランジスタを用いた場合、微細加工が可能であり、より集積度の高いメモリセルとすることができる。なお、MOSトランジスタとは、ゲートの構造が、"導電体もしく

は固有抵抗値が小さいポリシリコンなどの半導体からなる層"、"絶縁層"および"半導体層(p形、n形などの導電性を有する半導体層、真性半導体層など)"の少なくとも3層からなるトランジスタをいう。

また、トランジスタ8の具体的な構成は特に限定されず、一般的に用いられている構成のトランジスタを用いればよい。例えば、MOSトランジスタの場合、nチャネルMOSトランジスタであってもよいし、pチャネルMOSトランジスタであってもよい。接合型電界効果トランジスタの場合、nチャネルトランジスタであっても、pチャネルトランジスタであってもよい。

5

25

半導体基板 9 は、その表面にトランジスタ 8 を形成できる限り、特に限定されない。例えば、結晶シリコンからなる半導体基板を用いればよい。III b 族元素、III b 族元素、V b 族元素、VI b 族元素(新 I U P A C表示によれば、1 2 族、1 3 族、1 5 族、1 6 族)などの不純物をドープした半導体基板であってもよい。その他、半導体基板としては、例 2 は、G a N、G a P、G a A s などのIII b 族(同1 3 族)元素およびV b 族(同1 5 族)元素を含む化合物半導体からなる基板を用いてもよい。また、Z n S、Z n S e などのII b 族(同1 2 族)元素およびVI b 族(同1 6 族)元素を含む化合物半導体からなる基板を用いてもよい。また、絶縁層を含むSOI(Silicon on insulator)基板であってもよ 20 い。

なかでも、結晶シリコンからなる半導体基板を用いた場合、一般的な 半導体加工プロセスを用いて大口径シリコンウェハーを一括処理するこ とによって、同一ウェハー上に大量のメモリセル1を同時に形成するこ ともできる。このため、より量産性に優れるメモリセル1とすることが できる。また、SOI基板を用いた場合、セルの微細化に伴って発生す る短チャネル効果(後述する)の抑制に適しているため、磁電変換部4 5

10

15

の小型化が可能となり、より小型のメモリセル1を得ることができる。 なお、半導体基板9の厚さは、特に限定されない。

絶縁体10の誘電率は小さい方が好ましい。具体的には、比誘電率が、例えば、1F/m~3F/mの範囲であればよい。セルを微細化、高集積化した場合に、記録速度や読み出し速度の低下、および/または、配線損失の増大を抑制できるからである。なお、上述したように、絶縁体10は必ずしも必要ではなく、必要に応じて配置すればよい。また、絶縁体10は、空孔などであってもよい。

また、磁電変換素子はトランジスタ8に限定されない。その他の素子であってもよいし、トランジスタとトランジスタ以外の素子との組み合わせであってもよい。

20 図4に、本発明のメモリセルのまた別の一例を示す。図4に示すメモリセル1は磁電変換素子としてトランジスタを用いている。図4は、図3に示すメモリセル1のトランジスタ8をより具体的に示したものであるといえる。図4に示すメモリセル1におけるトランジスタ8はnチャネルMOSトランジスタであり、ソース電極11、ゲート電極12、ド25 レイン電極13およびゲート絶縁膜22を含んでいる。

本発明のメモリセル1では、トランジスタ8が、ゲート電極12とド

レイン電極13とを等電位にしたMOSトランジスタであってもよい。 このようなメモリセルでは、ゲート電極およびドレイン電極間で配線を 共用できるため、より小型で集積度の高いメモリセルとすることができ る。ゲート電極12とドレイン電極13とを等電位にする構造は特に限 定されず、例えば、図4においてゲート電極12とドレイン電極13と が共通であればよい。トランジスタ8としてpチャネルMOSトランジ スタを用いた場合も同様である。

トランジスタ8におけるゲート電極12は導電体であればよく、例えば、金属や、ポリシリコン、導電性の有機物、樹脂などからなる電極であってもよい。

10

25

また、トランジスタ8を微細化した場合、閾値電圧がばらつく現象である、いわゆる短チャネル効果が発生する可能性がある。このような短チャネル効果の抑制によって、トランジスタ8をより微細化、即ち、メモリセル1をより小型化することができる。短チャネル効果を抑制するためには、例えば、トランジスタ8中の1つのチャネルに対して複数のゲートを配置したり、チャネル全体をゲートで被ったり、あるいは、チ

ャネルの一面だけではなく複数の面を被うようにしたりすればよい。このようなMOSトランジスタの具体的な例としては、デュアルゲートトランジスタ (例えば、FinFEPなど) やトライゲートトランジスタなどがある。

5 ここで、磁電変換素子としてトランジスタを用いた場合、磁性体2か ら生じる磁束7によってトランジスタの電気抵抗値が異なる原理につい て説明する。図5A~図5Cは、図4に示すトランジスタ8を、磁性体 2の側から見た模式図である。ノーマリーオフのトランジスタの場合、 トランジスタ8のゲート電極12に所定の値以上の電圧を加えれば、ゲ 10 ート電極12近傍のp⁻層(一般に、バルク、あるいは、ウェルと呼ば れる)にチャネル14が形成される。チャネル14が形成されることに よって、ドレイン電極13側からソース電極11側へ電流15が流れる ことになる。ここで、磁性体2から生じる磁束がトランジスタ8に加わ っていない場合、図5Aに示すように、電流15はチャネル14を介し 15 てほぼまっすぐにソース電極11へと流れる。これに対し、上記磁束が トランジスタ8に加わると、図5Bに示すように、磁束と電流とが相互 作用し(電流に対してローレンツ力が働く)、電流が流れる方向が変化 する。この変化の度合いは、トランジスタ8に加わる磁束の状態によっ て異なる。例えば、磁束の大きさが図5Bに示す場合よりも大きくなれ 20 ば、図5Cに示すように、電流が流れる方向の変化の度合いも大きくな る。このとき、図5A~図5Cに示すように、電流が流れる方向が変化 する度合いが大きいほど、電流の程路長が大きくなる。即ち、トランジ スタ8に加わる磁束の状態に応じて電流の程路長に差が生じることによ って、トランジスタ8の電気抵抗値が変化するといえる。なお、図5A ~図5Cに示す例では、電流の流れる方向がチャネル14において変化 25 する現象を模式的に示したが、本発明のメモリセル1において、電流の

5

10

15

流れる方向が変化するトランジスタ内の部位は、チャネル14に限定されない。磁性体2から生じる磁束が加えられる部位である限り、電流の流れる方向を変化させることができる。なお、ノーマリーオンのトランジスタである場合は、トランジスタ8のゲート電極12に印加する電圧を所定の値以下にすることによって、同様の効果を得ることができる。

トランジスタ8の電気抵抗値の変化の度合いは、例えば、磁性体2の磁化状態(磁化方向6や磁化の大きさなど)、磁性体2とトランジスタ8との間の距離、磁性体2およびトランジスタ8の大きさ、磁性体2とトランジスタ8との間に成立している位置関係などを調節することによって制御することができる。図5A~図5Cの説明から分かるように、磁性体2とトランジスタ8との位置関係は、磁性体2とトランジスタ8のチャネル14とが相互作用を有する位置に配置されていれば特に限定されない。このとき相互作用とは、トランジスタ8の電気的特性(例えば、電気的な出力、より具体的には、例えば、電気抵抗値)を変化させることができる作用のことである。具体的には、トランジスタ8がMOSトランジスタである場合、例えば、図4に示すように磁性体2がゲート電極12の近傍に配置されていればよい。このとき、ゲート電極12の全面に(チャネル14全体に)磁性体2から生じる磁束が加わるように磁性体2を配置することが好ましい。

20 本発明のメモリセル1では、磁電変換素子が複数のチャネルを有する トランジスタであってもよいし、磁電変換素子が複数のトランジスタを 含んでいてもよい。これらの具体的な例については後述する。

次に、磁界発生部について説明する。

図2に示すメモリセル1において、磁界発生部3は、磁性体2に磁界 25 5を印加することによって磁性体2の磁化状態(例えば、磁化方向5や 磁化の大きさなど)を変化させることができる限り、その構造、構成な

どは特に限定されない。磁性体2の磁性的な特性、磁性体2のサイズ、磁性体2との距離などに応じて任意に設定すればよい。

本発明のメモリセルのさらにまた別の一例について図6に示す。図6に示すメモリセル1は、磁界発生部3が磁界を誘起する配線16を含ん でいる。また、配線16は、磁電変換部4であるnチャネルMOSトランジスタ8と配線16とによって磁性体2を狭持するように配置されている。このようなメモリセルでは、配線16に電流を流すことによって磁界を発生させ、磁性体2の磁化状態を変化させることができる。例えば、配線16に流す電流の方向を反転させれば、磁性体2の磁化方向を 容易に反転させることができる。配線16に流す電流は、回路の構成によっては、数十ns~10psecのオーダーで変化させることができる (即ち、磁性体2の磁化状態を同等の速度で変化させることができる) ため、書き込み速度に優れるメモリセル1とすることができる。

配線16に用いる材料は、導電性材料である限り、特に限定されない

15 。例えば、固有抵抗値が小さい金属材料や、合金、金属化合物などを用いればよい。より具体的には、例えば、A1やCu、その他、W、Ti、Mn、TiW、Ag、Au、A1Ti、Pt、シリサイド(SiPtなどのシリコンと金属との化合物の総称)などを含む材料や、これらの材料から選ばれる少なくとも1種を含む合金材料などを用いればよい。
20 配線16の太さ、形状なども特に限定されない。メモリセル1として必要な特性に応じて、任意に設定すればよい。配線16の太さは、例えば、断面積にして10nm²~1mm²の範囲である。10nm²以下では、磁性体2の磁化状態を変化させるための電流を印加した場合に、発熱し、エレクトロマイグレーションなどによる断線や、他の配線との電気

的な短絡が生じる可能性がある。なかでもメモリセルの小型化の観点か

らは、20nm²~1μm²の範囲が好ましい。

25

配線16の形状は、例えば、その断面が矩形状、円状、楕円状、台形状などであればよい。より具体的には、その断面が略矩形状である場合、例えば、その長辺が10nm~100μmの範囲、短辺が1nm~50μmの範囲であり、4nm以上が好ましい。長辺が10nm未満である場合、配線抵抗が増大する可能性がある。また、短辺を4nm未満とする微細加工は非常にコストが高くなる可能性がある。例えば、Si半導体における微細加工の限界値は、現在、4nm程度である。この場合、配線16の長辺および短辺のどちらが磁性体2に面していてもよい。

5

10

15

20

25

配線16と磁性体2との距離は、磁性体2の磁化状態を変化させることができる限り、特に限定されない。メモリセル1として必要な特性に応じて、任意に設定すればよく、例えば、100μm以下の範囲であり、好ましくは、0.1μm以下の範囲である。配線16と磁性体2とが接していてもよく、この場合、配線16において発生した磁界をより効率よく磁性体2に印加することができる。このため、書き込み速度がより高速なメモリセル1とすることができる。なお、上述したが、配線16と磁性体2とが直接接することによって、電気的な短絡などの問題が発生する場合には、配線16と磁性体2との間に絶縁体などの別の材料を配置してもよい。また、配線16と磁性体2との間に、有機材料や気泡、空間などを配置することによって絶縁を保ってもよい。このとき、気泡を真空にする、あるいは、気泡に空気や不活性ガスを封入すれば、より両者の間の絶縁性を向上させることができる。

配線16の磁性体2に対する位置は、磁性体2に磁界5を印加でき、 かつ、磁性体2から生じる磁束7が磁電変換部4に到達するのを妨げな い限り、特に限定されない。図6に示すように、配線16と磁電変換部 4とによって磁性体2を狭持する位置に配置されていてもよいし、磁性 体2の側方に配置されていてもよい。

本発明のメモリセルのさらにまた別の一例を図7に示す。図7に示す メモリセル1では、配線16は磁性体2の周囲にコイル状に捲回して配 置されている。このようなメモリセルでは、より効率よく磁性体2に磁 界を印加することができる。このため、より記録特性(書き込み特性) に優れるメモリセルとすることができる。

配線16をコイル状に捲回する形状は、磁性体2に磁界を印加できる限り、特に限定されない。例えば、図8Aおよび図8Bに示すように、磁性体2を捲回してもよい。なお、図8Aおよび図8Bは、図7に示すメモリセル1を上方(図7に示す矢印Aの方向)から見た図であり、図8Aおよび図8Bでは、磁性体2と配線16以外の部分は省略している

また、図7に示す配線16は、薄膜を加工して形成した配線であってもよい。例えば、配線16を構成する材料からなる薄膜を形成し、エッチングなどによりコイルの形状を形成すれば、薄膜を加工して形成したコイル状の配線16を得ることができる。このようなコイル状の配線16は、集積が容易で、また、形状の自由度が高いため、より書き込み特性に優れるメモリセルとすることができる。なお、この場合、薄膜の厚さは、例えば、 $1 \text{ nm} \sim 100 \mu \text{ m}$ の範囲である。コイルが略矩形状である場合、形成した薄膜の厚さを、コイルの断面の一辺の長さとすることができる。なお、以降の図において、コイル状に捲回された配線16を配線17として示す。

次に、磁性体について説明する。

10

15

20

図2に示すメモリセル1において、磁性体2は、少なくとも1層の磁 25 性層を含んでいればよい。ここで、磁性層とは、磁性材料を含む層であ る。磁性体2に含まれる磁性層の厚さ、磁性層の数などは、磁性体2と

して必要な特性に応じて任意に設定すればよい。例えば、単一の磁性材料からなる一層構造の磁性体であってもよいし(この場合は、磁性層=磁性体である)、組成の異なる磁性層を複数積層して磁性体としてもよい。組成の異なる磁性層を複数含む磁性体とすることによって、より詳細に特性を制御したメモリセル1とすることができる。また、必要に応じて、磁性体2が、磁性層以外の層や磁性材料以外の材料(例えば、非磁性層、非磁性材料や常磁性層、常磁性材料、絶縁体など)を含んでいてもよい。

5

磁性体2の形状は、特に限定されない。また、1つのメモリセル1に 10 含まれる磁性体2の数も特に限定されない。後述するが、メモリセル1 の多値化の程度や、トランジスタ8の形状などに応じて、任意に設定すればよい。

磁電変換部4に面している面に対して垂直な方向における磁性体2の厚さは、特に限定されない。例えば、1 n m~100μmの範囲であればよく、微細加工の観点からは、10 n m~20μmの範囲が好ましい。磁性体2の磁電変換部4に面している面の面積は、特に限定されない。例えば、10μm²以下であればよく、20nm²~2μm²の範囲が好ましい。なお、Si系半導体材料の微細加工の限界値は、数nm×数nm程度といわれている。このような微細加工を行った場合に、磁性体が発生する磁束が安定して、かつ、効率よく磁電変換部に作用するためには、磁性体の厚さが上述の範囲にあることが好ましい。また、上記面積が小さいほど、より小型のメモリセル1とすることができる。メモリセル1が小型であるほど、より高密度で集積度が大きいのメモリを形成することができる。

25 磁性体 2 に用いる磁性材料は、特に限定されない。例えば、フェリ磁性を有する磁性材料(フェリ磁性材料)あるいは強磁性を有する磁性材

料(強磁性材料)を用いればよい。これらの磁性材料を用いた場合、磁界発生部3による磁性体2の磁化状態の変化をより容易に行うことができ、より書き込み特性に優れるメモリセル1とすることができる。なかでも、フェリ磁性材料を用いた場合、磁性体2の磁電変換部4に面する面に対して垂直な方向に磁気異方性を付与できるため、磁性体2から生じ、磁電変換部4へ作用する磁束7をより大きくすることができる。このため、より特性に優れるメモリセル1とすることができる。また、磁性体2に適度な保磁力を有する磁性材料(例えば、保磁力が、80A/m~3000A/m程度の範囲の材料)を用いることによって、磁界発生部3による作用が無くなった後でも、不揮発的に磁化状態を保つことができる。このため、不揮発性により優れるメモリセル1とすることができる。

フェリ磁性材料は、特に限定されず、例えば、希土類 - 遷移金属系磁性材料やフェライトなどを用いればよい。また、強磁性材料は、特に限定されず、遷移金属を含む酸化物からなる磁性材料などを用いればよい

15

20

25

より具体的には、例えば、GdFeCo、GdFeCoA1、GdFeCoCr、TbDyFeCoA1、TbDyFeCr、TbFeCoA1、TbHoFeCo、TbHoFeCo、TbHoFeCo、TbHoFeCoCr、GdFe、TbHoFeCoCr、GdFe、TbFe、TbHoFe、TbCo、GdToFe、GdTbFeCo、GdTbHoFeCo、GdTbHoFeCo、GdTbHoFeCo、GdTbHoFeCo、GdTbHoFeCo、DyFeCo、GdFeCoSi、TbFeCoSiなどの希土類一遷移金属系磁性材料(例えば、非晶質の形態)、あるいは、MnBi、MnCuBi、MnBiA1、PtMnSnなどのMn系磁性材料(例えば、多結晶の形態)、あるいは、ガーネット、PtCo、PdCoなどの白金族一遷移金属系磁性材料(例えば、合金の形態

)、あるいは、Pt/Co、Pd/Coなどの金、白金族-遷移金属系磁性材料(例えば、周期構造合金の形態)、あるいはFeフェライト、 α Fe、Coフェライト、Ni Znフェライト、Coフェライト酸化物などのフェライトなどを用いればよい。これらの材料を単独で用いて磁性体2を形成してもよいし、それぞれの磁性材料からなる磁性層を複数積層して磁性体2を形成してもよい。なお、上述の磁性材料の組成比は特に限定されない。また、磁性体2の耐食性を改善するなどのために、上述の磁性材料とは別に、Cr、A1、Ti、Pt、Nbなどの元素が磁性体2に添加されていてもよい。

5

10 本発明のメモリセル1では、磁性体2が、保磁力の異なる複数の成分を含む多元系の磁性材料(例えば、希土類-フェライト磁性材料など)を含んでいてもよい。より具体的には、例えば、SmCo、NdFeB、SmFeNなどを含んでいてもよい。このような磁性体2を用いた場合、磁電変換部4にオフセット磁界をさらに印加することができる。このため、磁性体2の磁化状態に応じた磁電変換部4の電気的特性の変化をより大きくすることができ、より読み出し特性に優れるメモリセル1とすることができる。なお、オフセット磁界およびその効果については、後述する。

本発明のメモリセル1では、磁性体2の飽和磁化の値が極大となる温 20 度が80 $^{\circ}$ ~300 $^{\circ}$ 0の範囲であってもよい。このような磁性体2を用 いた場合、80 $^{\circ}$ 以上の高温においても特性の劣化が少ない、耐熱性に 優れるメモリセル1とすることができる。このような磁性体2は、例え ば、TbFeCo、DyFeCo、TbGdFeCoなどの磁性材料を 含む磁性体である。

25 一般に、磁性材料の飽和磁化(M_s)の値は温度によって変化し、なかでもフェリ磁性材料の場合、固有の温度領域で極大となる。図9に、

温度T (℃) に対する磁性材料の飽和磁化 (M。) の値の変化の一例を示す。図9に示す例では、およそ180℃において飽和磁化の値が極大となっている。磁電変換部4に面する面に対して垂直な方向に磁化を有する磁性体2では、磁性体2に含まれる磁性材料の飽和磁化の値が大きいほど、磁性体2から生じ、磁電変換部4に作用する磁束7が大きいと考えられる。このため、図9に示す磁性材料を含む磁性体2では、約180℃近傍において、上記磁束7が最も大きくなると考えられる。即ち、図9に示す磁性材料を含む磁性体とすることによって、180℃程度以上の高温においても特性の劣化が少ないメモリセル1とすることができる。このように、磁性体2に含まれる磁性材料を選択することによって、温度に対する磁性体の飽和磁化の値を制御し、様々な温度特性を有するメモリセル1とすることができる。例えば、磁性体の飽和磁化の値が極大となる温度が、0℃以下であってもよい。このような磁性体を用いた場合、0℃以下の低温においても特性の劣化が少ない、耐環境特性に優れるメモリセル1とすることができる。

5

10

15

20

25

図10~図12に、温度に対する磁性材料の飽和磁化 (M_s) の値の変化の別の例を示す。

図10に示す例では、約0℃において飽和磁化の値が極大となる。図11に示す例では、約−50℃において飽和磁化の値が極大となる。また、図12は、約120℃において飽和磁化の値が極大となる磁性材料例(a)と、約250℃程度まで飽和磁化の値がほぼ一定であり、キュリー温度が500℃以上の磁性材料例(b)とを示している。上述したように、図10に示す磁性材料例では、約0℃において磁性体2から生じ、磁電変換部4に作用する磁束が最も大きくなると考えられる。このため、図10に示す磁性材料を含む磁性体2とすることによって、約0℃付近において磁電変換部4の検出感度が最も優れ、特性の劣化が少な

いメモリセル1とすることができる。同様に、図11に示す磁性材料を含む磁性体2とすることによって、約-40 $^{\circ}$ 程度以下での低温での特性に優れるメモリセル1とすることができる。図12に示す磁性材料を含む磁性体2とすることによって、100 $^{\circ}$ 程度以上の高温での特性に優れるメモリセルとすることができる。

図10および図11に示すような飽和磁化の変化を示す磁性材料は、例えば、遷移金属リッチな組成のTbFeCo、TbDyFeCoなどである。また、図12に示すような飽和磁化の変化を示す磁性材料は、例えば、希土類元素がリッチである組成を含むTbFeCo、GdTb FeCoなどである。また、本発明のメモリセル1では、これら飽和磁化が極大となる温度が異なる磁性材料を複数組み合わせた磁性体2であってもよい。異なる磁性材料を組み合わせる比率は、磁性体2として必要な特性に応じて任意に設定すればよい。

本発明のメモリセル1では、磁性体2のキュリー温度が100℃以上であってもよく、好ましくは300℃以上であってもよい。このような磁性体2を用いた場合、80℃以上の高温の環境で使用した場合も特性に優れるメモリセルとすることができる。具体的には、例えば、TbFeCo、GdTbFeCoなどの磁性材料を含む磁性体2とすればよい

20 本発明のメモリセル1では、磁性体2に含まれる磁性材料の種類を選択し、磁性体2のキュリー温度以上の高温を付加することによって、記録した情報を消去できるメモリセル1とすることもできる。なお、この場合、素子をキュリー温度以下の温度に戻せば、再びメモリセルとして使用することができる。例えば、磁性体2のキュリー温度が100℃である場合、100℃程度以上の温度を付加することによって素子が記録した情報を消去することができる。このため、情報の一括消去が容易に

行えるメモリセル1とすることができる。

20

25

本発明のメモリセル1では、所定の温度領域において温度の上昇に伴 って保磁力が小さくなる磁性体2を用いてもよい。図13に、温度T(℃)に対する磁性体の保磁力の値の変化の一例を示す。図13に示す磁 性体は、室温付近から温度が上昇するにつれて保磁力が減少する傾向を 示している。このとき、磁性体2の飽和磁化Msは、図9に示すような 温度特性を示す。このようなメモリセル1では、磁性体2の温度を上昇 させることによって磁性体2の保磁力が減少するため、より小さい磁界 によって磁性体2の磁化状態を変化させることができる。即ち、磁性体 2の温度を上昇させることによって、情報の記録がより容易なメモリセ 10 ル1とすることができる。また、磁性体2に情報を記録した後に磁性体 2の温度を降下させれば、温度の低下に伴って磁性体 2 の保磁力が増大 するため、外部からの磁界に対して容易に磁化状態が変化しない磁性体 2とすることができる。即ち、より安定した不揮発性のメモリセル1と することができる。これらの理由から、不揮発性および記録特性に優れ 15 、より消費電力を低減させたメモリセル1とすることができる。

このような磁性体 2 において、温度に対する保磁力の変化の形態は特に限定されない。例えば、図13に示すように、温度の上昇に伴い保磁力が連続的に減少する磁性体であってもよい。また、温度の上昇に伴い、保磁力が段階的に減少する(保磁力の減少に閾値を有する)磁性体であってもよい。温度の上昇に伴って保磁力が減少する際には、一時的に保磁力が増大してもよい。また、温度の上下に伴う保磁力の増減がヒステリシスを有していてもよい。

温度の上昇に伴う磁性体2の保磁力の減少は、必ずしもすべての温度 領域で見られる必要はない。ある特定の温度領域において、温度の上昇 に伴って磁性体2の保磁力が減少すればよい。例えば、図13に示す例

では、室温以上の温度領域で磁性体 2 の保磁力が減少する傾向を示している。このため、室温から例えば 1 2 0 \mathbb{C} 程度まで磁性体 2 の温度を上昇させることによって、室温の場合の約 1 / 3 程度以下の磁界によって情報を記録することが可能となり、情報の記録がより容易なメモリセル 1 とすることができる。換言すれば、1 2 0 \mathbb{C} 程度以下の温度領域において、より不揮発性に優れるメモリセル 1 とすることが可能である。例えば、1 0 0 \mathbb{C} 以上の温度領域において保磁力が減少する傾向を示す磁性体 2 を用いれば、1 0 0 \mathbb{C} 程度の温度領域においてより不揮発性に優れるメモリセル 1 とすることができる。

5

25

10 磁性体 2 における、温度に対する保磁力の変化の具体的な形態、保磁力の具体的な値などは、メモリセル1として必要な特性に応じて任意に設定すればよい。情報を記録する際には、磁性体 2 の保磁力が例えば 2 . 4×10 5 A/m以下 (3 k O e 以下)、好ましくは、4×10 3 A/m~1.5×10 4 A/m程度の範囲であればよい。また、情報を不15 揮発的に保持する際には、磁性体 2 の保磁力が、例えば、4×10 4 A/m以上 (5000 e 以上)、好ましくは、1×10 5 A/m~2×10 A/m程度の範囲であればよい。情報を記録する際と、情報を保持する際との保磁力の差が、例えば、1×10 4 A/m~1×10 6 A/m程度の範囲であれば、不揮発性および記録特性により優れるメモリセル1とすることができる。

磁性体2の温度を上昇させる方法は特に限定されない。例えば、磁性体2に電流を流して昇温させればよい。また、磁界発生部3に含まれる配線16に電流を流して配線16を昇温させ、発生した熱を磁性体2に伝えることによって磁性体2の温度を上昇させてもよい。このためには、磁性体2および/または配線16にある程度電気抵抗値が大きい材料を用いればよい。例えば、Fe、Ni、Cr、Pt、Mo、Ta、Ti

、W、C、SiCなど、あるいは、これらを含む化合物を用いればよい。また、磁性体2および配線16の双方に電流を流してもよい。なかでも、配線16に電流を流す方法が、磁界発生部3の構造を利用することができるため(例えば、磁性体2に磁界を印加するために配線16に流す電流を、そのまま配線16の発熱に用いればよい。)、好ましい。また、熱効率の観点から、配線16は、磁性体2の周囲を捲回するコイル状の配線17であることが好ましい。

本発明のメモリセル1では、磁性体2の磁化方向が、磁性体2における磁電変換部4に面している面に対して角度を有していてもよい。また 、磁性体2が、磁性体2における磁電変換部4に面している面に対して垂直な方向に磁束の成分を有していてもよい。換言すれば、磁電変換部4が磁電変換素子を含む場合、磁性体2が、磁電変換素子を流れる電流の方向に対して垂直な方向に磁束の成分を有していてもよい。磁電変換素子を流れる電流とは、より具体的には、例えば、図4に示すMOSトランジスタでは、ドレイン電極13とソース電極11との間を流れる電流である。また、磁電変換素子を流れる電流の方向に対して垂直な方向とは、例えば、図4に示すMOSトランジスタでは、ドレイン電極13とソース電極11とを含む面に対して垂直な方向である。

上述したように、磁電変換部内を流れる電流と磁性体から生じる磁束 20 とが相互作用することによって、磁電変換部の電気的特性が変化する。 その相互作用は、電流の流れる方向と磁束の方向とが直交する場合に最も大きくなる。よって、このような磁性体2とすることによって、より 磁電変換部の電気的特性の変化が大きい、読み出し特性に優れるメモリセル1とすることができる。

本発明のメモリセル1では、磁性体2が、TiN、Mn、TiAlN、Pt、W、Ti、TiWなどの金属膜、合金膜、セラミクス膜で被覆

されていてもよい。これらの膜によって、磁性体2を保護し、磁性体2 と、磁性体2の周囲に配置されている材料との反応を抑制し、磁性体2 の汚染、劣化を抑制することができる。また、同時に、磁性体2の周囲 に配置されている、絶縁体や配線、磁電変換素子などの汚染、劣化を抑 制することもできる。このため、より特性が安定したメモリセル1とす ることができる。なお、上記膜は、磁性体2の表面のすべてを被覆して いることが好ましいが、製造時における工数の観点からは、磁性体2の 表面における必要な領域のみ被覆していればよい。なお、上記膜は、例 えば、一般的にバリアーメタルといわれる膜であってもよい。

本発明のメモリセルのさらにまた別の一例を図14に示す。図14に示すメモリセル1は、磁電変換部4にオフセット磁界を印加する磁界発生部(以下、オフセット磁界発生部、という)18をさらに含んでいる。このようなメモリセルとすることによって、磁電変換部4の電気的な出力の変化をより向上させた、読み出し特性に優れるメモリセル1とすることができる。ここで、オフセット磁界とその効果について説明する

本発明におけるオフセット磁界とは、磁電変換部4に対して、一定の強さおよび方向で加えられる磁界のことである。例えば、図14に示す磁東B_Aがこれにあたる。図14に示す磁電変換部4は磁電変換素子としてnチャネルMOSトランジスタ8を含んでいる。一般に、トランジスタに磁東を印加した場合、トランジスタの電気抵抗値は2次曲線に従って変化すると考えられる。トランジスタの電気抵抗値の変化の一例を図15Aおよび図15Bに示す。

20

ここで、磁性体 2 からトランジスタ 8 に加えられる磁束を B_B からー B_B の範囲で変化させると(磁束 B_A の方向を正とし、また、トランジスタを流れる電流に対して垂直な方向に磁束 B_A 、 B_B および B_B が加

えられるものとする)、オフセット磁界を加えない場合、図15Aに示すように、2次曲線の原点付近でトランジスタの抵抗変化率 Δ Rが得られることになる(即ち、 Δ R=|R $_B$ -R $_B$,|/R $_0$)。これに対して、オフセット磁界である磁東 B_A をトランジスタに加えた場合、図15 Bに示すように、2次曲線の原点から磁東 B_A だけずれた点を中心に、トランジスタの抵抗変化率 Δ Rが得られる(即ち、 Δ R=((R_A +R $_B$)-(R_A - R_B))/ R_A)。2次曲線の変化率は、上記原点から離れるほど大きくなる。このため、磁性体2からトランジスタ8に加えられる磁束の変化量が同じ場合でも、トランジスタ8にオフセット磁界を印加する方が、より大きな抵抗変化率を得ることができる。

5

10

15

オフセット磁界 R_Aの方向および大きさは、特に限定されない。磁性体 2 の磁性的な特性、磁電変換部 4 との距離などに応じて、任意に設定すればよい。例えば、磁性体 2 における磁電変換部 4 に面している面に対して垂直な方向に成分を有する磁束であってもよい。即ち、磁電変換部 4 が磁電変換素子を含む場合、磁電変換素子を流れる電流の方向に対して垂直な方向に成分を有する磁束であってもよい。また、その成分の大きさは、例えば、10mT~10T(テスラ)程度の範囲であればよい。

オフセット磁界発生部18の位置は、磁性体2から生じる磁束7が磁電変換部4に到達するのを妨げず、また、磁界発生部3から磁性体2に印加する磁界を妨げない限り、特に限定されない。例えば、図14に示すように、オフセット磁界発生部18と磁電変換部4であるトランジスタ8とによって磁性体2を狭持するように配置されていてもよい。この場合、オフセット磁界をより効率よく磁電変換部4に印加することができる。また、この場合、オフセット磁界発生部18の大きさ(例えば、膜厚)を任意に

設定することができるため、必要なオフセット磁界を容易に得ることができる。

オフセット磁界発生部18の構成および構造は、磁電変換部4に一定の強さおよび方向でオフセット磁界を加えられる限り、特に限定されない。例えば、オフセット磁界発生部18が、磁性体2における磁電変換部4に面している面に対して垂直な方向に磁束の成分を有する強磁性体を含んでいてもよい。即ち、磁電変換部4が磁電変換素子を含む場合、オフセット磁界発生部18が、磁電変換素子を流れる電流の方向に対して垂直な方向に磁束の成分を有する強磁性体を含んでいてもよい。この 場合、オフセット磁界を発生させるために電力が不要であり、より消費電力の少ないメモリセルとすることができる。強磁性体は特に限定されず、例えば、NdFeB、SmFeN、NdFeA1などを用いればよい。

また、オフセット磁界発生部18に含まれる強磁性体は、その磁化方向が一方向に着磁されていてもよい。この場合、オフセット磁界がより 安定するため、より特性の安定したメモリセル1とすることができる。

15

20

25

本発明のメモリセルの別の一例を図16に示す。図16に示すメモリセル1は、軟磁性体からなるステム19と軟磁性体からなるシールド20とをさらに含んでいる。ステム19は、半導体基板9における磁電変換部4および磁性体2に面する面とは反対側に、シールド20は、オフセット磁界発生部18における磁電変換部4および磁性体2に面する面とは反対側に配置されている。このようなメモリセル1では、シールド20とステム19とを含む閉磁路を形成することができるため外部への漏洩磁束を低減することができる。また、外部からのノイズなどに強く、特性に優れるメモリセル1とすることができる。

ステム19およびシールド20を配置する領域の大きさは、特に限定

5

10

15

20

されない。必要に応じて、任意に設定すればよい。例えば、メモリセル 1の全体、あるいはトランジスタ8全体を覆うようにステム19および シールド20を配置してもよい。なお、ステム19およびシールド20 は、必ずペアである必要はなく、どちらか一方のみを配置してもよい。

ステム19を配置する位置は、メモリセル1としての機能が維持できる限り、特に限定されない。例えば、磁電変換部4における磁性体2に面する面とは反対側に配置されていてもよい。同様に、シールド20を配置する位置は、メモリセル1としての機能が維持できる限り、特に限定されない。例えば、シールド20と磁電変換部4とによって磁性体2を狭持するように配置されていてもよい。

ステム19およびシールド20の厚さは、特に限定されない。また、 磁性体2の近傍とその他の領域との間で厚さを変更してもよい。

ステム19およびシールド20に用いられる材料は、特に限定されない。例えば、Fe、パーマロイなどに代表される、Fe、CoおよびNiから選ばれる少なくとも1種を含む合金、混合材料などを用いればよい。

なお、図16に示すメモリセル1では、全体を囲むようにパッケージ21が配置されている。パッケージ21を配置することによって、メモリセル全体に耐衝撃性を付与したり、メモリセルの内部への埃などの侵入を抑制したりできる。パッケージ21に用いる材料は、特に限定されない。例えば、エポキシアクリレート樹脂、ウレタン樹脂、紫外線硬化型樹脂、熱硬化型樹脂、ホットメルト系接着剤などを用いればよい。また、これらを組み合わせて用いてもよい。

本発明のメモリセルのさらにまた別の一例を図17に示す。図17に 25 示すメモリセル1は、複数の磁性体2を含んでいる。磁電変換部4は、 検知する磁界の状態に応じて電気的特性が異なる磁電変換素子としてト

ランジスタ8を含んでいる。トランジスタ8は、複数の磁性体2から生じる磁束を検知するように、複数の磁性体2の近傍に配置されている。磁性体2の観点から表現すれば、複数の磁性体2は、トランジスタ8のドレイン電極13およびソース電極11を含む面に対して垂直な方向に積層されている。また、各々の磁性体2の間には絶縁体10が配置されている。メモリセル1は、磁界発生部として、各々の磁性体2に対応したコイル状の配線17を含んでいる。このようなメモリセル1では、各々の磁性体2の磁化状態を、各々の磁性体2に対応した配線17によって個別に制御することができる。また、磁性体1つにつき、少なくとも1ビットの情報を記録することができる。このため、多ビット化、あるいは多値化されたメモリセル1とすることができる。

5

10

15

20

25

図17に示すメモリセル1において、磁性体2の厚さ(トランジスタ 8に面している面に対して垂直な方向の厚さ)は、例えば、 $1 \text{ nm} \sim 1$ 00 μ mの範囲である。磁性体2の間の距離は、例えば、 $1 \text{ nm} \sim 1$ 0 μ mの範囲である。

複数の磁性体2の配置形状は、図17に示す例に限定されない。磁電 変換素子であるトランジスタ8と磁性体2から生じる磁束7とが相互作 用できる位置に配置されていればよい。

磁界発生部は、図17に示すようなコイル状の配線17に限らず、各々の磁性体2の磁化状態を変化させることができる限り、特に限定されない。例えば、単なる配線であってもよい。また、1つ1つの磁性体2に対応した配線17を配置するのではなく、磁性体2をいくつかのグループに分別し、それぞれのグループに対応した配線17を配置してもよい。なお、図17に示す例では、磁性体2の間に絶縁体10が配置されているが、必要に応じて別の機能を有する層を配置してもよい。また、その層は一層に限らず、特性が異なる複数の層を配置してもよい。

図17に示すメモリセル1は、換言すれば、磁電変換素子がトランジ スタ8を含み、トランジスタ8のチャネル14に対応して、磁性体2が 複数配置されているメモリセルである、ともいえる。なお、「磁性体2 とチャネル14とが対応している」とは、磁性体2およびトランジスタ 8のチャネル4が、相互作用を有する位置に配置されていることをいう 5 。このとき、チャネル14に対応する複数の磁性体2の磁気特性が、チ ャネル14からの距離(磁電変換部4、磁電変換素子、あるいは、トラ ンジスタ8からの距離ともいえる)に応じて異なっていてもよい。上述 したように、磁性体2(磁性体2から生じる磁束7)とトランジスタ8 10 のチャネル14とが相互作用することによって、本発明のメモリセル1 では磁性体2に記録された情報を読み出すことができる。図17に示す ように複数の磁性体2が配置されている場合、チャネル14からの距離 が遠くなるに従って上記相互作用が弱くなる可能性がある。チャネル1 4からの距離に応じて異なる磁気特性を有する磁性体2を配置すれば、 15 より具体的には、例えば、チャネル14からの距離が大きくなるに従っ て、生じる磁束7がより大きい磁性体2を順に配置すれば、より特性に 優れるメモリセル1とすることができる。

例えば、図18Aに示すように、チャネル14からの距離に応じて、 厚さが異なる(あるいは、体積が異なる)磁性体2a~2dを配置して もよい。また、図18Bに示すように、飽和磁化の値が異なる磁性体2 a~2dを配置してもよい。

20

25

磁気特性の変化の傾向は、特に限定されない。例えば、チャネル14からの距離が大きくなるに従って厚さが小さくなるように複数の磁性体2を配置してもよいし、図18Aに示すように逆でもよい。メモリセル1として必要な特性に応じて任意に設定すればよい。なお、図18Aおよび図18Bにおいて、図示していない部材については図17に示すメ

モリセル1と同様である。

25

本発明のメモリセルのさらにまた別の一例を図19に示す。図19に 示すメモリセルは、複数の磁性体2を含んでいる。磁電変換部4は、検 知する磁界の状態に応じて電気的特性が異なる磁電変換素子としてトラ ンジスタ8を含んでいる。トランジスタ8は、複数の磁性体2から生じ 5 る磁束を検知するように、複数の磁性体2の近傍に配置されている。こ こで、トランジスタ8は、複数の磁性体2に対応する複数のチャネル1 4 a ~ 1 4 d と、少なくとも 2 つのチャネル (チャネル 1 4 a および 1 4 b が少なくとも 2 つのチャネルに相当する。チャネル 1 4 c および 1 10 4 d についても同様である) の上方に配置され、上記少なくとも2つの チャネルに対応する1つのゲート電極(チャネル14aおよび14bに 対応するゲート電極12a。同様に、チャネル14cおよび14dに対 応するゲート電極12b)とを含むトランジスタである。また、磁性体 2に記録された情報に応じてチャネル14a~14dの電気的特性 (例 15 えば、電気抵抗値)が異なることによって、トランジスタ8の電気的特 性が異なっている。トランジスタ8は半導体基板9の表面に形成されて いる。なお、図19におけるSはソース電極、Dはドレイン電極であり 、以降の図においても同様の表現を行う場合がある。また、チャネル1 4 a~1 4 d は、ノーマリーオフのトランジスタ8の場合、ゲート電極 14に所定の値以上の電圧を印加することによって形成される領域であ 20 る。

従来の代表的なメモリである半導体メモリでは、単位情報(1 ビット)ごとに(即ち、チャネルごとに)少なくとも1つゲート電極を設ける必要があり、複数のチャネルでゲート電極を共有することは困難であった。また、SRAMでは、理論上、1 ビットの情報に対してトランジスタが4~6個必要である。これらの理由から、従来のメモリでは、さら

なる高集積化には制約があった。また、フラッシュメモリでは、セルを 微細化すると、フローティングゲートに蓄積される電子の数が減少し、 セルの温度特性などの対環境特性が低下するために微細化、さらなる集 積化には限界がある。

これに対して、図19に示すように、本発明のメモリセル1では、情 5 報が記録される磁性体2と、磁性体2に記録された情報を読み出す磁電 変換部4とが独立しているため、複数のチャネル14の間でゲート電極 12を共用することができる。このため、ゲート電極12への配線を削 減でき、メモリセル1内の配線を簡略化できる。即ち、本発明のメモリ セル1を用いることによって、より高集積化されたメモリを形成するこ 10 とが可能である。また、図19に示す例のように、トランジスタ8が、 ゲート電極12と半導体基板9との間にゲート絶縁膜22が配置された。 MOSトランジスタである場合、その製造過程において、ゲート絶縁膜 22をエッチングなどによって除去する面積を少なくすることができる 15 。ゲート絶縁膜22をエッチングする際には、多少なりともトランジス タ8がダメージを受ける可能性がある(例えば、エッチングによって形 成されたゲート絶縁膜22の端面が劣化する。ゲート電極12の端面も 劣化の可能性がある)。このため、図19に示すようなメモリセル1と することによって、上記ダメージが抑制され、より特性の安定したメモ リセル1とすることができる。 20

また、図19に示すメモリセル1では、磁性体1つにつき少なくとも 1ビットの情報を記録することができるため、1つのトランジスタで多 ビットの情報を検知することができ、多値化されたメモリセルとするこ とができる。例えば、図19に示す例では、トランジスタ1つ、ゲート 電極2つに対して、例えば、4値のメモリセルとすることができる。

25

1つのトランジスタ8中に含まれるチャネル14の数は特に限定され

ない。メモリセル1として必要な特性に応じて任意に設定すればよい。 また、1つのトランジスタ8中に含まれるゲート電極12の数も特に限 定されない。メモリセル1として必要な特性に応じて任意に設定すれば よい。さらに、1つのゲート電極12に対応するチャネル14の数も、

5 少なくとも1つのゲート電極12が少なくとも2つのチャネル14に対応している限り、特に限定されない。

図20に、本発明のメモリセルのさらにまた別の一例を示す。図20 に示すメモリセル1では、トランジスタ8が、自らが含む複数のチャネ ル14a~14dの上方に配置された1つのゲート電極12を有してい る。その他の構成は、図19に示すメモリセル1と同様である。

10

15

20

25

このようなメモリセルでは、図19に示す例よりもさらにゲート電極12の数を削減できる。このため、さらに特性の安定したメモリセル1とすることができ、より高集積化されたメモリを形成することも可能である。図20に示す例では、トランジスタ1つ、ゲート電極1つに対して、例えば、4値のメモリセルとすることができる。

図21に、本発明のメモリセルのさらにまた別の一例を示す。図21 に示すメモリセル1では、ゲート電極12とドレイン電極とが共通であ る。このように、ゲート電極12とドレイン電極とを共通にすることに よって、さらに配線を簡略化したメモリセル1とすることができる。な お、ゲート電極12とドレイン電極とは完全に一体化している必要は必 ずしもなく、両者が等電位であればよい。

図22に、本発明のメモリセルのさらにまた別の一例を示す。図22 に示すメモリセル1では、ゲート電極12と半導体基板9との間に配置 されている(より具体的には、ゲート電極12とチャネル14a~14 dとの間に配置されている)ゲート絶縁膜22の面積が、ゲート電極1 2の面積よりも大きい。このように、ゲート絶縁膜22の面積をゲート

電極12の面積よりも大きくすることによって、製造工程において、ゲート絶縁膜22をエッチングする面積を小さくすることができる。このため、より特性が安定したメモリセル1とすることができる。

図22に示す例では、ゲート絶縁膜22は、ソース電極およびドレイン電極の双方に接している。より具体的には、ゲート絶縁膜22は、ソース電極およびドレイン電極が配置されている領域を除いたトランジスタ8の p^- 層、 n^+ 層の表面すべてに配置されている。また、ゲート絶縁膜22は、チャネル14 $a\sim$ 14d上にも配置されている。

5

25

図23に、本発明のメモリセルのさらにまた別の一例を示す。図23 に示すメモリセル1は、複数の磁性体2を含んでいる。磁電変換部4は 、検知する磁界の状態に応じて電気的特性が異なる磁電変換素子として トランジスタ8を含んでいる。トランジスタ8は、複数の磁性体2から 生じする磁束を検知するように、複数の磁性体2の近傍に配置されてい る。ここで、トランジスタ8は、複数の磁性体2に対応する複数のチャ 15 ネル14a~14dと、上記各チャネル14a~14dに対応するよう に各々のチャネル14a~14dの上方に配置された複数のゲート電極 12a~12dを含んでいる。より具体的には、1つのチャネル14に 対応して、1つのゲート電極12が配置されている。

このように、一対のソース電極ードレイン電極間に複数の独立したゲ 20 一ト電極を有する構成を、NAND型ともいう。トランジスタ8をNA ND型とすることによって、多ビット化されたメモリセル1とすること ができる。

また、図23に示すメモリセル1では、各ゲート電極12a~12d に選択的に異なるゲート電圧を印加することによって、各々の磁性体2 a~2dの価数を変化させたメモリセル1とすることも可能である。即 ち、より多ビット化が図られたメモリセル1とすることができ、さらに

高集積化されたメモリを形成することができる。各ゲート電極12a~12dに異なるゲート電圧を印加する際には、全てのゲート電極12に 異なる電圧を印加する必要は必ずしもなく、同じ電圧が印加されるゲート電極12の組み合わせがあってもよい。メモリセル1として必要な特性に応じて任意に設定することができる。

5

図23に示すメモリセル1においても、図22に示すメモリセル1と 同様に、ゲート絶縁膜22が、ソース電極およびドレイン電極が配置されている領域を除いたトランジスタ8のp - 層、n + 層の表面すべてに 配置されていてもよい。なお、図23に示すメモリセル1では、磁性体 2の層数が1であり、ゲート数が4であるため、最低4ビットの情報を 記録することができる。また、磁性体2の磁化状態を単なる反転ではなく多値化すれば、さらに多ビット化を図ることができる。例えば、磁性 体2の磁化状態を4種類の状態に設定した場合、4倍の16ビットの情報を記録する/読み出すことが可能である。

図19~図23に示すような複数のチャネル14を有するトランジスタ8の名においても、磁性体2から生じる磁束7によってトランジスタ8の電気抵抗値が異なる原理は図5A~図5Cで説明した原理と同様である。図24に示すメモリセル1は、図20に示すメモリセル1と同様の構成を有している。図25Aおよび図25Bは、図24に示すトランジス20 タ8を、磁性体2の側から見た模式図である。トランジスタ8のゲート電極12に所定の値以上の電圧(閾値電圧Vth)を加えれば、ゲート電極12近傍のp⁻領域に4つのチャネル14a~14dが形成される。図5Aと同様に、磁性体2a~2dから生じる磁束7a~7dがチャネル14a~14dに加わっていない場合、図25Aに示すように、電流15はチャネル14a~14dを介してほぼまっすぐにソース電極へと流れる。これに対して、磁束7a~7dがトランジスタ8に加わると

、図25Bに示すように、磁東7と電流15とが相互作用し、電流が流れる方向が変化する。このため、図24に示すメモリセル1において、チャネル14a~14dに対応する磁性体2a~2dの磁化状態(例えば、磁化方向6a~6d)が各々異なれば、それに応じてチャネル14a~14dに加わる磁東7a~7dも各々異なり、トランジスタ8の電気抵抗値は様々に変化しうる。

5

10

15

20

図26~図28に、本発明のメモリセルのさらにまた別の一例を示す。図26に示すように、トランジスタ8が複数のチャネル14を有する場合においても、図7に示すメモリセル1と同様に、磁界発生部3がコイル状の配線17を含んでいてもよい。また、図27に示すように、図16に示すメモリセル1と同様に、磁電変換部4にオフセット磁界である磁東BAを印加するオフセット磁界発生部18や、ステム19、シールド20、パッケージ21などを含んでいてもよい。また、図28に示すように、図17に示すメモリセル1と同様に、1つのチャネル14に対応して磁性体2が複数配置されているメモリセル1としてもよい。この場合、より多値化および多ビット化されたメモリセル1とすることができる。なお、図26~図28は、図20に示すような、複数のチャネル14に1つのゲート電極12が対応するトランジスタ8を含むメモリセル1を用いて示したが、図23に示すような、複数のチャネル14に複数のゲート電極12が対応するトランジスタ8を含むメモリセル1においても同様である。

本発明のメモリセルでは、磁電変換素子が複数のトランジスタを含ん でいてもよい。このようなメモリセルの一例を図29に示す。

図29に示すメモリセル1では、磁電変換部4が磁電変換素子として 25 複数のトランジスタ8aおよび8bを含んでいる。このように、本発明 のメモリセル1では、磁電変換素子が複数のトランジスタを含んでいて

もよい。より多値化(多ビット化)されたメモリセル1とすることができる。磁電変換部4が複数のトランジスタを含む場合、含まれるトランジスタの数は図29に示す2つに限定されず、任意に設定することができる。また、磁電変換部4が複数のトランジスタ8を含む場合、各々のトランジスタ8の種類、組み合わせ、配線の構造などは特に限定されない。メモリセル1として必要な特性に応じて任意に設定すればよい。

5

図29に示すメモリセル1では、トランジスタ8aのゲート電極12とドレイン電極とが共通である。また、隣り合った一組のトランジスタ8aおよび8bにおいて、一方のトランジスタ8aのゲート電極12と 0 、他方のトランジスタ8bのソース電極とが共通となっている。このようなメモリセル1とすることによって、上述した効果の他、各電極への配線をより簡略化することができる。このため、より高集積のメモリを形成することができる。なお、ゲート電極12とソース電極とが共通であるとは、必ずしも両者が一体化されている必要ではなく、等電位となる構造であれば特に限定されない。

図30に本発明のメモリセルのさらにまた別の一例を示す。図30に示すように、本発明のメモリセルは、複数のチャネルと、複数のチャネルに対応する複数のゲート電極とを有するトランジスタ(図23に示すようなトランジスタ)を複数含むメモリセル1であってもよい。

図31に本発明のメモリセルのさらにまた別の一例を示す。図31に示すように、本発明のメモリセルは、隣り合った一組のトランジスタ8 a および8 b において、一方のトランジスタ8 a のドレイン電極と、他方のトランジスタ8 b のソース電極との間に絶縁体23が配置されているメモリセル1であってもよい。絶縁体23によって、トランジスタ8 a と8 b とが分離されている。このとき、絶縁体23を配置する方法は特に限定されない。例えば、絶縁体23が、シャロートアイソレーショ

ンと呼ばれる分離手法によって配置されてもよい。絶縁間隔(図31に示す例における、絶縁体23を狭持するD-S間の距離)を小さくでき、メモリセルの小型化に適しているからである。また、LOCOSと呼ばれる方法によって絶縁体23を配置してもよい。絶縁間隔の観点からはシャロートアイソレーションよりも多少劣るが、製造時のコストを低減することができ、また、より絶縁性に優れている。

図32に本発明のメモリセルの制御方法の一例を示す。例として図3 1に示すメモリセル1から磁性体2に記録された情報を読み出す方法を 示す。図32に示すメモリセル1は、図31に示すNAND型メモリセ ル1を、上方(半導体基板9に対して、磁性体2側から)から見た模式 図である。ただし、ソース電極、ドレイン電極およびゲート電極12a ~12h以外の部材は図示を省略してある。このようなメモリセル1か ら情報を読み出すためには、例えば、図32に示すように、ゲート電極 12a~12hを配線g1~g8によってゲート制御回路25に接続し 、各ソースおよびドレイン電極を配線s1、s2、d1、d2によって ソース・ドレイン制御回路24に接続すればよい。ソース・ドレイン制 御回路24は、インピーダンス検出回路26に接続されており、ソース ・ドレイン間のインピーダンスを検出することができる。このとき、ゲ ート制御回路25によって、各ゲート電極に電圧を印加し、ソース・ド レイン制御回路25によってソース電極ードレイン電極間に電流を流す ことによってソース電極ードレイン電極間のインピーダンスが検出され 、磁性体2に記録された情報を読み出すことができる。なお、具体的な 配線の構造は特に限定されない。

10

15

20

上述の各図面に例示した本発明のメモリセル1では、トランジスタ 8 25 のソース電極 1 1 (あるいは S) の表面と、ゲート電極 1 2 の表面と、 ドレイン電極 1 3 (あるいは D) の表面とがほぼ同一の高さにある。こ

次に、本発明のメモリについて説明する。

5

25

本発明のメモリは、上述した本発明のメモリセル1と、メモリセル1に情報を記録するための情報記録用導体線と、記録した情報を読み出す ための情報読出用導体線とを含んでいる。このような構成とし、メモリセル1を選択することによって、上述した様々な効果を有するメモリとすることができる。

本発明のメモリセルを用いたメモリの一例を図33に示す。図33に示すメモリ51では、メモリセル1は、2本の直交するビット線52の 交点にマトリクス状に配置されている。ビット線52は情報読出用導体線に相当し、2本の直交するビット線52に信号電流を流すことによって、メモリセル1から情報を読み出すことができる。情報は、ON状態となったビット線52がクロスする位置に配置されたメモリセル(図33では、メモリセル1a)から読み出される。信号のON、OFFは、 デコーダ53および54によって制御することができる。

また、図示していないが、図33に示すメモリ51では、メモリセル1は、2本の直交するワード線の交点にもマトリクス状に配置されている。ワード線は情報記録用導体線に相当し、2本の直交するワード線に信号電流を流すことによって、メモリセル1に情報を書き込むことができる。情報は、ON状態となったワード線がクロスする位置に配置されたメモリセルに書き込まれる。読み込みの場合と同様に、信号のON、

OFFはデコーダによって制御することができる。

図33に示すメモリ51では、メモリセル1の電気的な出力を参照す るための参照素子55が少なくとも1つ配置されている。参照素子55 は、メモリセル1の電気的な出力の基準となる素子である。より具体的 には、例えば、メモリセル1がトランジスタを含み、その電気抵抗値の 5 変化を検出することによって情報を読み出すメモリセルである場合、例 えば、電気抵抗値の基準となるトランジスタを含む素子であればよい。 さらに具体的には、メモリ媒体として磁性体を含む素子である場合、参 照素子55として、上記磁性体が消磁状態にあるメモリセルを用いても よい(即ち、メモリ媒体として磁性体を含む複数のメモリセル1のうち 10 、少なくとも1つのメモリセル1の磁性体を消磁状態とすればよい)。 参照素子55を少なくとも1つ含むことによって、より相対精度に優れ 、読み出し時に誤動作確率の少ないメモリ51とすることができる。参 照素子55は、必要に応じて配置すればよく、配置する数も特に限定さ 15 れない。

本発明のメモリでは、メモリセル1の配置方法などは、特に限定されない。例えば、半導体メモリなどの一般的なメモリで用いられているメモリセルの配置方法を適用すればよい。また、各メモリセルへのアドレスの割り振りなどの方法についても同様であり、例えば、一般的なメモリで用いられている方法を適用すればよい。例えば、ビット線とワード線を共用させたり、センス線をさらに配置したりしてもよい。

20

25

図34Aおよび図34Bを参照して、本発明のメモリセル1の動作について説明する。図34Aには、本発明のメモリセル1における読み込み動作の基本例が、図34Bには、本発明のメモリセル1における書き込み動作(記録動作)の基本例が示されている。図34Aに示すように、メモリセル1の読み出し時には、ビット線52を通してトランジスタ

のドレイン電極(図34Aおよび図34Bに示すD)からソース電極(図34Aおよび図34Bに示すS)へと電流を流し、その際のインピーダンスを検知することによって磁性体2に記録された情報が読み出される。なお、図34Aおよび図34Bに示すトランジスタは、ドレイン電極とゲート電極(図34Aおよび図34Bに示すG)とが電気的に接続されている。また、図34Bに示すように、メモリセル1の書き込み時には、ワード線56を通して磁界発生部3に電流を流し、発生した磁界5を磁性体2に印加することによって、磁性体2に情報が書き込まれる。なお、本発明のメモリでは、メモリセル1への書き込み方法、読み出し方法は、図34Aおよび図34Bに示す例に限定されない。

5

10

25

図35を参照して、本発明のメモリセルの動作についてさらに説明する。図35におけるメモリセルは、図26に記載のメモリセル1を想定している。

図35に示すように、メモリセル1の読み出し時には、ビット線52 を通してトランジスタのドレイン電極(図35に示すD)からソース電極(図35に示すS)へと電流を流し、その際の抵抗をインピーダンス検出回路26で検知することによって磁性体2a~2dに記録された情報が読み出される。ドレイン電極からソース電極への電流は、ゲート電極(図35に示すG)に所定の電圧以上の電圧を印加することによって20 流すことができる。なお、図35に示すトランジスタでは、ドレイン電極と、バルクあるいはウェルと呼ばれるp-層(図35に示すB)とが電気的に接続されている。

本発明のメモリでは、マトリクス状に配置された各々のメモリセルが トランジスタを含んでおり、異なるメモリセル間において、トランジス タのソース電極およびドレイン電極から選ばれる少なくとも1つの電極 が等電位であってもよい。配線を簡略化できるため、より高集積化され

たメモリとすることができる。図36にこのようなメモリの一例を示す

図36に示すメモリは、図23に示すメモリセル1がマトリクス状に 配置されたメモリ51である。図23に示すメモリセル1がNAND型 であるため、NAND型のメモリ51ということもできる。ただし、図 5 36では、メモリセル1におけるソース電極、ドレイン電極、ゲート電 極(図36中におけるG111~G244)以外の部材の図示が省略してあ る。図36に示すメモリ51では、異なるメモリセル1間において、メ モリセル1に含まれるトランジスタのソース電極(S)およびドレイン 電極(D)から選ばれる少なくとも1つの電極が一体化されている。例 10 えば、メモリセル1aとメモリセル1bとは、ソース電極およびドレイ ・ ン電極がそれぞれ一体化されている。メモリセル1aとメモリセル1c とは、一方のソース電極と他方のドレイン電極とが一体化されている。 電極が一体化されるメモリセル1は必ずしも隣り合っている必要はない 。また、必ずしも電極と電極とが一体化されている必要はなく、両者が 15 等電位である限り、その構造は特に限定されない。なお、図36に示す メモリ51では、1つのメモリセル1にゲート電極Gが4つずつ存在す る。このため、図 3 6 に示すように各ゲート電極にアドレス(G₁₁₁~ G٫¼、)を割り振ることによって、少なくとも32ビットのメモリとし て制御することができる。また、図36に示すように、各メモリセル1 20 間に絶縁性の素子分離層56を配置してもよい。

なお、図33に示すメモリは、一般的に二次元メモリあるいは二次元 メモリアレイと呼ばれる構造を有している。本発明のメモリは、図33 に示す二次元メモリアレイを複数含んでいてもよい。より具体的には、 例えば、複数の上記メモリアレイを1つ、あるいは、複数の集積回路と してパッケージング化したメモリであってもよい。また、このように形

25

成した上記集積回路をチップ積層してメモリを形成してもよいし、上記集積回路を薄いパッケージ(thin film package)に収容し、積層してもよい。いわゆるマルチチップモジュールを形成してもよい。また二次元メモリとしては、図33に示すような、複数のメモリセルがマトリクス状に配置されたメモリに限定されない。マトリクス状の配置以外にも、二次元的にメモリセルが配置された状態であれば、特に限定されない。また、図29に示すようなメモリセルを本発明のメモリとして用いることもできる。即ち、一般的に一次元メモリあるいは一次元メモリアレイと呼ばれる構造であってもよい。

10 次に、本発明のメモリセルの製造方法について説明する。

5

20

25

本発明のメモリセルの製造方法は、上述した本発明のメモリセルの製造方法であって、

- (i) 半導体基板の表面に、検知する磁界の状態に応じて電気的特性 が異なる磁電変換素子を形成する工程と、
- 15 (ii) 磁性体と半導体基板とによって磁電変換素子を狭持するように 、磁性体を形成する工程と、
 - (iii) 磁性体の近傍に、磁性体の磁化状態を変化させる磁界発生部を形成する工程とを含んでいる。また、上記(ii)の工程において、磁性体は、磁性体から生じる磁束を磁電変換素子が検知するように磁電変換素子の近傍に形成される。このような製造方法とすることによって、特性に優れるメモリセルを得ることができる。

本発明のメモリセルの製造方法の一例を図37A〜図37Hに示す。 まず、図37Aに示すように、半導体基板9の表面に、検知する磁界 の状態に応じて電気的特性が異なる磁電変換素子であるトランジスタ8 を形成する(工程(i))。半導体基板9上にトランジスタ8を形成す る方法は、特に限定されず、一般的な方法を用いればよい。

次に、図37Bに示すように、トランジスタ8上に絶縁体10と、磁性材料31とを積層する。磁性材料31には、メモリセルの磁性体として必要な磁性材料を用いればよい。また、このときの磁性材料31の厚さを、後に磁性体を形成した際の磁性体の厚さ(磁性体の磁電変換素子に面している面に対して垂直な方向の厚さ)とすることができる。また、絶縁体10は、磁電変換素子が電気的な短絡を起す可能性などがない場合は、省略してもよい。

次に、図37Cに示すように、磁性材料31上にレジスト32を配置する。レジスト32は、メモリセルの磁性体として必要な領域に配置すればよい。レジスト32の種類は特に限定されず、一般的なレジストを用いればよい。また、レジスト32を配置する方法も特に限定されない

10

15

25

次に、図37Dに示すように、レジスト32が配置されている領域以外の磁性材料を除去し、トランジスタ8上に磁性体2を形成する(工程(ii))。なお、磁性体2は、磁性体2と半導体基板9とによって、磁電変換素子であるトランジスタ8を狭持するように形成される。なお、磁性材料は、イオンエッチング、イオンミリングなどの一般的な方法によって除去すればよい。

次に、図37Eに示すように、絶縁体10およびレジスト32上に配20 線材料33を積層する。配線材料33には、メモリセルの磁界発生部に用いる配線あるいはコイルなどとして必要な導電材料を用いればよい。

次に、図37Fに示すように、配線材料33上にレジスト34を配置する。レジスト34は、磁界発生部に用いる配線あるいはコイルなどとして必要な領域に配置すればよい。レジスト34の配置は、レジスト32と同様の材料、方法を用いればよい。

次に、図37Gに示すように、レジスト34が配置されている領域以

外の配線材料を除去し、絶縁体10上に磁界発生部であるコイル状の配線17を形成する(工程(iii))。このとき、配線材料は、イオンエッチング、イオンミリングなどの一般的な方法によって除去すればよく、磁性体2上に配置されていたレジスト32および配線材料33は、リフトオフなどの手法によって除去すればよい。

最後に、図37Hに示すように、全体を絶縁体10で覆えば、図7に 示すメモリセル1と同様のメモリセル1を得ることができる。

なお、磁性材料、配線材料などの積層には、一般的な成膜手法を用いればよい。例えば、スパッタリング、真空蒸着などの手法を用いて積層すればよい。

10

15

本発明のメモリセルの製造方法では、各部に用いる材料、各部の位置 関係などは、上述した材料、位置関係などに従えばよい。例えば、トラ ンジスタ8が、複数のチャネルの上方に配置された1つのゲート電極を 有していてもよい。このような製造方法とすることによって、図20に 示すような特性に優れるメモリセル1を得ることができる。

本発明のメモリセルの製造方法では、トランジスタにおけるソース電極の表面と、ゲート電極の表面と、ドレイン電極の表面とが同一の高さにあってもよい。

本発明のメモリセルの製造方法では、上記(ii)の工程において、複20 数の磁性体を形成してもよい。図17あるいは図19などに示すようなメモリセル1を得ることができる。複数の磁性体を形成するためには、例えば、図37B~図37Dに示す工程を、必要な磁性体の数だけ繰り返せばよい。

本発明のメモリセルの製造方法では、半導体基板が軟磁性体からなる 25 ステム上に形成されていてもよい。このような製造方法とすることによって、図16や図27に示すような特性に優れるメモリセル1を得るこ

とができる。

5

.10

15

20

本発明のメモリセルの製造方法では、上記(iii)の工程の後に、

(a) 強磁性体からなる層を形成する工程をさらに含み、

その強磁性体は、磁性体の磁電変換素子に面している面に対して垂直な方向に磁束の成分を有していてもよい。このような製造方法とすることによって、図14や図27に示すような、オフセット磁界発生部を有する、特性に優れるメモリセル1を得ることができる。なお、強磁性体を形成する方法は特に限定されない。例えば、磁性材料の積層方法と同様の手法を用いればよいし、必要に応じて、エッチングなどの処理を行ってもよい。

本発明のメモリセルの製造方法では、上記(iii)の工程の後に、

(b) 軟磁性体からなるシールドを形成する工程をさらに含んでいてもよい。このような製造方法とすることによって、図16や図27に示すような特性に優れるメモリセル1を得ることができる。なお、シールドを形成する方法は特に限定されない。例えば、磁性材料の積層方法と同様の手法を用いればよいし、必要に応じて、エッチングなどの処理を行ってもよい。

本発明のメモリを実際に使用したシステム、装置、デバイスなどの例について説明する。本発明のメモリは、例えば、以下に示すような応用が考えられる。

図38は、本発明のメモリを備えるコンピュータシステムの構成の一例を示す模式図である。図38に示すコンピュータシステム501は、 記憶装置として本発明のメモリ51を備えている。

上述したように、本発明のメモリ51は、メモリを構成するメモリセ 25 ルに含まれるメモリ媒体を選択したり、検出素子の構造を選択したりす ることなどによって、様々な特性を有するメモリとすることができる。

例えば、耐熱性に優れる、耐環境特性に優れる、情報の不揮発性に優れる、読み出し特性に優れる、書き込み特性に優れるなどの特性を選択することができる。このため、本発明のメモリを備えることによって、より信頼性に優れ、性能に優れるコンピュータとすることができる。なお、図38に示すコンピュータが備える他の装置、デバイス(図示しないものを含む)が本発明のメモリを備えていてもよい。この場合も、同様の効果を得ることができる。

5

10

図39は、本発明のメモリを備えるシステムやワークステーション(以下、サーバシステムという)の構成の一例を示す模式図である、図39に示すサーバシステム502は、記憶装置として本発明のメモリ51を備えている。図38に示す例と同様に、本発明のメモリを備えることによって、より信頼性に優れ、性能に優れるサーバシステムとすることができる。なお、図39に示すサーバシステムが備える他の装置、デバイス(図示しないものを含む)が本発明のメモリを備えていてもよい。この場合も、同様の効果を得ることができる。

図40は、本発明のメモリを備える車載システムの一例を示す模式図である。図40に示す車載システム503では、図示はしていないが、様々な装置、デバイスが本発明のメモリを備えている。例えば、図40に示すコーデック、ITS(Intelligent Transport System)処理器、コントローラ、信号処理器、第1の光ディスク装置、第2の光ディスク装置、車載無線機、移動機構を備えたカメラ、車載レーダ、車載ナビゲーションシステム、上記ナビゲーションシステムにおいて車両の位置測定を行うGPS(Global Positioning System)などが本発明のメモリを含んでいる。図38に示す例と同様に、本発明のメモリを備えることによって、車載という高温や振動による使用環境が厳しい条件下でも、より信頼性に優れ、性能に優れる車載システムとすることができる。

図41は、本発明のメモリを備えるマルチファンクション型情報処理システム (例えば、複写機、スキャナー、プリンター、ファックスなどの機能を有するシステム) の構成の一例を示す模式図である、図41に示す情報処理システム504は、記憶装置として本発明のメモリ51を備えている。図38に示す例と同様に、本発明のメモリを備えることによって、より信頼性に優れ、性能に優れる情報処理システムとすることができる。なお、図41に示す情報処理システムが備える他の装置、デバイスが本発明のメモリを備えていてもよい。この場合も、同様の効果を得ることができる。図41に示す情報処理システムは、コンピュータに内蔵されていてもよい。

図42は、本発明のメモリを備える投射型、あるいは、反射型、背面 投射型などのシネマシステムの別の一例を示す模式図である。図42に 示すシネマシステム505では、記憶装置として本発明のメモリ51を 備えている。また、図示はしていないが、その他様々な装置、デバイス が本発明のメモリを備えている。例えば、図42に示すコーデック、光 ディスク装置などが本発明のメモリを備えている。図38に示す例と同 様に、本発明のメモリを備えることによって、高温や振動による使用環 境が厳しい条件下でも、より信頼性に優れ、性能に優れるシネマシステ ムとすることができる。

10

20 図43は、本発明のメモリを備える携帯端末システムの一例を示す模式図である。図43に示す携帯端末システム506では、記憶装置として本発明のメモリ51を備えている。図38に示す例と同様に、本発明のメモリを備えることによって、より信頼性に優れ、性能に優れる形態端末システムとすることができる。なお、図43に示す携帯端末システムが備える他の装置、デバイスが本発明のメモリを備えていてもよい。この場合も、同様の効果を得ることができる。

図44は、本発明のメモリを備えるコンピュータおよび/またはサーバシステムを含むサーバ網の一例を示す模式図である。図44に示すサーバ網507は、サーバ網507を構成するコンピュータおよび/またはサーバシステムの記憶装置として本発明のメモリを備えている。図38、図39に示す例と同様に、サーバ網に含まれるコンピュータおよび/またはサーバシステムが本発明のメモリを備えることによって、より信頼性に優れ、性能に優れるサーバ網とすることができる。

図45は、本発明のメモリを備えるコンピュータおよび/またはサーバシステムを含むサーバ網を含む通信システム、例えば、インターネッ 10 ト網508である。通信システムは、例えば、専用回線を用いた通信システムであってもよい。この方がセキュリティ性に優れる。

産業上の利用の可能性

以上説明したように、本発明によれば、従来のメモリとは全く構成が 15 異なりながら、様々な特性に優れるメモリセルとその製造方法とを提供 することができる。また、上記メモリセルを用いることによって、様々 な特性に優れるメモリを提供することができる。

本発明のメモリセルは、SRAM、DRAM、フラッシュメモリなど の従来のメモリセルの代わりに用いることができる。その具体的な用途 20 は特に限定されず、これまでメモリセルが使用されていた用途であれば 、特に制限することなく用いることが可能である。

請求の範囲

- 1. 情報を保持するメモリ媒体と、前記メモリ媒体に情報を記録する制御部と、前記メモリ媒体から情報を読み出す検出素子とを含み、
- 5 前記検出素子は、前記メモリ媒体から独立しているメモリセル。
 - 2. 前記メモリ媒体が磁性体であり、

前記制御部は、前記磁性体に磁界を印加することによって前記磁性体の磁化状態を変化させる第1の磁界発生部を含み、

- 10 前記検出素子は、前記磁性体の近傍に配置されており、かつ、前記磁性体の前記磁化状態に応じて電気的特性が異なる磁電変換部を含む請求項1に記載のメモリセル。
- 3. 前記磁電変換部が、検知する磁界の状態に応じて電気的特性が異な 15 る磁電変換素子を含み、

前記磁電変換素子は、前記磁性体から生じる磁束を検知するように、 前記磁性体の近傍に配置されている請求項2に記載のメモリセル。

- 4. 前記磁電変換素子は、検知する磁界の状態に応じて電気抵抗値が異20 なる素子である請求項3に記載のメモリセル。
 - 5. 前記磁電変換素子が半導体素子である請求項3に記載のメモリセル
- 25 6. 前記半導体素子がトランジスタである請求項5に記載のメモリセル

7. 前記磁性体の磁化方向が、前記磁性体における前記磁電変換部に面している面に対して角度を有している請求項2に記載のメモリセル。

- 5 8. 前記磁性体が、前記磁性体における前記磁電変換部に面している面 に対して垂直な方向に磁束の成分を有する請求項2に記載のメモリセル
- - 10. 前記磁性体が、保磁力の異なる複数の成分を含む多元系の磁性材料からなる請求項2に記載のメモリセル。

15

- 11. 前記磁性体の飽和磁化の値が極大となる温度が、80℃~300 ℃の範囲である請求項2に記載のメモリセル。
- 12. 前記磁性体のキュリー温度が100℃以上である請求項2に記載20 のメモリセル。
 - 13. 前記磁性体の保磁力が、所定の温度領域において温度の上昇に伴って小さくなる傾向を有する請求項2に記載のメモリセル。
- 25 14. 前記第1の磁界発生部が、磁界を誘起する配線を含む請求項2に 記載のメモリセル。

- 15. 前記配線が、コイル状である請求項14に記載のメモリセル。
- - 17. 軟磁性体からなるステムをさらに含み、前記ステムは、前記磁電変換部の前記磁性体に面する側とは反対側に配置されている請求項2に記載のメモリセル。

10

- 18. 軟磁性体からなるシールドをさらに含み、前記シールドは、前記シールドと前記磁電変換部とによって前記磁性体を狭持するように配置されている請求項2に記載のメモリセル。
- 15 19. 前記磁性体を複数含む請求項2に記載のメモリセル。
 - 20. 前記磁電変換部が、検知する磁界の状態に応じて電気的特性が異₂なる磁電変換素子を含み、

前記磁電変換素子は、前記複数の磁性体から生じる磁束を検知するよ 20 うに、前記複数の磁性体の近傍に配置されている請求項19に記載のメ モリセル。

21. 前記磁電変換素子がトランジスタを含み、

前記トランジスタの1つのチャネルに対応して前記磁性体が複数配置 25 されている請求項20に記載のメモリセル。

22. 前記1つのチャネルに対応する複数の前記磁性体の磁気特性が、 前記1つのチャネルからの距離に応じて異なる請求項21に記載のメモ リセル。

5 23. 前記磁電変換素子がトランジスタを含み、

前記トランジスタは、前記複数の磁性体に対応する複数のチャネルと 、少なくとも2つの前記チャネルの上方に配置され、前記少なくとも2 つのチャネルに対応する1つのゲート電極とを含み、

検知する磁界の状態に応じて前記チャネルの電気的特性が異なること 10 によって、前記トランジスタの電気的特性が異なる請求項20に記載の メモリセル。

24. 前記トランジスタが、前記複数のチャネルの上方に配置された1つのゲート電極を有する請求項23に記載のメモリセル。

15

25. 前記磁電変換素子がトランジスタを含み、

前記トランジスタは、前記複数の磁性体に対応する複数のチャネルと、各々の前記チャネルに対応するように各々の前記チャネルの上方に配置された複数のゲート電極とを含み、

- 20 検知する磁界の状態に応じて前記チャネルの電気的特性が異なることによって、前記トランジスタの電気的特性が異なる請求項20に記載のメモリセル。
- 26. 前記磁電変換素子が、複数の前記トランジスタを含む請求項6に 25 記載のメモリセル。

15

20

- 27. 隣り合った一組の前記トランジスタにおいて、一方の前記トランジスタのドレイン電極と、他方の前記トランジスタのソース電極とが等電位である請求項26に記載のメモリセル。
- 5 28.請求項1に記載のメモリセルと、前記メモリセルに情報を記録するための情報記録用導体線と、前記情報を読み出すための情報読出用導体線とを含むメモリ。
- 29. 請求項2に記載のメモリセルと、前記メモリセルに情報を記録す 10 るための情報記録用導体線と、前記情報を読み出すための情報読出用導 体線とを含むメモリ。
 - 30. 複数の前記メモリセルを含み、前記複数のメモリセルがマトリクス状に配置されている請求項29に記載のメモリ。

31.マトリクス状に配置された各々の前記メモリセルにおける前記磁電変換部がトランジスタを含み、

異なる前記メモリセル間において、前記トランジスタのソース電極およびドレイン電極から選ばれる少なくとも1つの電極が等電位である請求項30に記載のメモリ。

- 32. 請求項3に記載のメモリセルの製造方法であって、
- (i) 半導体基板の表面に、検知する磁界の状態に応じて電気的特性 が異なる磁電変換素子を形成する工程と、
- 25 (ii) 磁性体と前記半導体基板とによって前記磁電変換素子を狭持するように、前記磁性体を形成する工程と、

(iii) 前記磁性体の近傍に、前記磁性体の磁化状態を変化させる磁界発生部を形成する工程とを含み、

前記 (ii) の工程において、前記磁性体は、前記磁性体から生じる磁 東を前記磁電変換素子が検知するように前記磁電変換素子の近傍に形成 されることを特徴とするメモリセルの製造方法。

5

- 33. 前記磁電変換素子がトランジスタである請求項32に記載のメモリセルの製造方法。
- 10 3 4. 前記(ii)の工程において、複数の前記磁性体を形成する請求項 3 2 に記載のメモリセルの製造方法。
 - 35. 請求項28に記載のメモリの記録/読出方法であって、

情報記録用導体線および情報読出用導体線から選ばれる少なくとも 1 つの導体線に印加する電流を変化させることによって情報の記録/読出を行うことを特徴とするメモリの記録/読出方法。


36. 請求項29に記載のメモリの記録/読出方法であって、


情報記録用導体線および情報読出用導体線から選ばれる少なくとも 1 20 つの導体線に印加する電流を変化させることによって情報の記録/読出 を行うことを特徴とするメモリの記録/読出方法。


37. 前記情報記録用導体線に印加する電流を変化させることによって、第1の磁界発生部で発生する磁界を変化させ、前記変化した磁界に 25 よって磁性体の磁化状態を変化させて前記メモリに情報を記録する工程 と、


前記情報読出用導体線に印加する電流を変化させることによって、磁電変換部の電気的特性を検出して前記メモリに記録された情報を読み出す工程とを含む請求項36に記載のメモリの記録/読出方法。


5




















PCT/JP2004/004650










4/30

PCT/JP2004/004650







5/30




FIG. 13








FIG. 14




















FIG. 19




FIG. 20




FIG. 21




FIG. 22




FIG. 23




FIG. 24




FIG. 25A




FIG. 25B






FIG. 26











FIG.




16/30




F 16. 3



18/30












FIG. 35 20/30





21/30























FIG. 38





FIG. 39



25/30




FIG. 41




FIG. 42




FIG. 43




FIG. 44




FIG. 45

INTERNATIONAL SEARCH REPORT

International application No.

		E	PCT/JP2004/004650		
A. CLASSIFIC Int.Cl ⁷	ATION OF SUBJECT MATTER H01L27/105, 27/22	·			
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEA					
Minimum docum Int.Cl ⁷	entation searched (classification system followed by classification system	assification symbols)			
Jitsuyo Kokai Ji	tsuyo Shinan Koho 1971-2004 To	tsuyo Shinan Toroku roku Jitsuyo Shinan	Koho 1996–2004 Koho 1994–2004		
Electronic data b	ase consulted during the international search (name of c	lata base and, where practicab	ole, search terms used)		
C. DOCUMEN	TS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap		<u> </u>		
X	JP 57-68092 A (Hitachi, Ltd. 26 April, 1982 (26.04.82), Full text (Family: none)		1-4		
Further do	cuments are listed in the continuation of Box C.	See patent family ann	nex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family			
Date of the actual completion of the international search 25 June, 2004 (25.06.04)		Date of mailing of the international search report 13 July, 2004 (13.07.04)			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer Telephone No.			
Facsimile No. Telephone No.					

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/004650

Box No. II	Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)
1. Claims	
2. Claims	Nos.: e they relate to subject matter not required to be searched by this Authority, namely: Nos.: e they relate to parts of the international application that do not comply with the prescribed requirements to such an that no meaningful international search can be carried out, specifically:
3. Claims becaus	Nos.: e they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box No. III	Observations where unity of invention is lacking (Continuation of item 3 of first sheet)
This Internation	al Searching Authority found multiple inventions in this international application, as follows:
	extra sheet.)
claims	required additional search fees were timely paid by the applicant, this international search report covers all searchable. searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of
any add	ditional fee.
	y some of the required additional search fees were timely paid by the applicant, this international search report covers nose claims for which fees were paid, specifically claims Nos.:
	quired additional search fees were timely paid by the applicant. Consequently, this international search report is ted to the invention first mentioned in the claims; it is covered by claims Nos.: $1-4$
Remark on Pro	The additional search fees were accompanied by the applicant's protest. No protest accompanied the payment of additional search fees.

Continuation of Box No.III of continuation of first sheet(2)

There must exist a special technical feature so linking a group of inventions of claims as to form a single general inventive concept in order that the group of inventions may satisfy the requirement of unity of invention. However, the group of inventions of claims 1-37 are linked only by the technical feature that "...comprises a memory medium capable of holding information, control unit for recording information in the memory medium, and a sensing element for reading information from the memory medium, and the sensing element is independent of the memory medium".

However, this technical feature cannot be a special technical feature since it is disclosed in prior art documents such as JP 57-68092 A (Hitachi, Ltd.) 26 April, 1982 (26.04.82).

Therefore, there exists no special technical feature so linking the group of inventions of claims 1-37 as to form a single general inventive concept. Consequently, it appears that the group of inventions of claims 1-37 do not satisfy the requirement of unity of invention. Therefore, the inventions of claims 1-37 are divided into two groups of inventions: the inventions of claims 1-27, 29-34, 36, 37; and the inventions of claims 28, 35.

Further examining the group of inventions of claims 2-27, 29-34, 36, 37 referring to claim 1, the inventions are linked only by the technical feature that "the memory medium is a magnetic body, the control unit has a first magnetic field generating section for varying the magnetized state of the magnetic body by applying a magnetic field to the magnetic body, and the sensing element is disposed near the magnetic body and has a magnetic-to-electric conversion section having an electric characteristic varying with the magnetized state of the magnetic body". However, this technical feature cannot be a special technical feature since it is disclosed in the above mentioned prior art document.

Therefore, there exists no special technical feature so linking the group of inventions of claims 2-27, 29-34, 36, 37 as to form a single general inventive concept. Consequently, it appears that the inventions of claims 2-27, 29-34, 36, 37 do not satisfy the requirement of unity of invention.

Therefore, the inventions of claims 2-27, 29-34, 36, 37 are apparently divided into fifteen groups of inventions: the inventions of claims 2-6, 26, 27, 32-34; the inventions of claims 7-18; the inventions of claims 19-25; and the inventions of 29-31, 36, 37.

Further examining the group of inventions of claims 3-6, 26, 27, 32-34 referring to claim 2, the inventions are linked only by the technical feature that "the magnetic-to-electric conversion section includes a magnetic-to-electric conversion element having an electrical characteristic varying with the state of the magnetic field to be sensed, and the magnetic-to-electric conversion element is disposed near the magnetic body so as to sense the magnetic flux generated by the magnetic body".

However, this technical feature cannot be a special technical feature since it is disclosed in the above mentioned prior art document.

Therefore, there exists no special technical feature so linking the group of inventions of claims 3-6, 26, 27, 32-34 as to form a single general inventive concept. Consequently, it appears that the inventions of claims 3-6, 26, 27, 32-34 do not satisfy the requirement of unity of invention.

Therefore, the inventions of claims 3-6, 26, 27, 32-34 are divided into three groups of inventions: the inventions of claims 3, 4; the inventions of claims 5, 6, 26, 27; (Continued to extra sheet.)

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/004650

Continuation of Box No.III of continuation of first sheet(2)

and the inventions of claims 32-34.

Consequently, this international application contains eighteen groups of inventions: the inventions of claims 1-4; the inventions of claims 5, 6, 26, 27; the invention of claim 7; the invention of claim 8; the invention of claim 9; the invention of claim 10; the invention of claim 11; the invention of claim 12; the invention of claim 13; the invention of claim 14; the invention of claim 15; the invention of claim 16; the invention of claim 17; the invention of claim 18; the inventions of claims 19-25; the inventions of claims 29-31, 36, 37; the inventions of claims 28, 35; and the inventions of claims 32-34.

Form PCT/ISA/210 (extra sheet) (January 2004)

発明の属する分野の分類(国際特許分類(IPC)) Α. Int. Cl' H0 1 L 2 7/105, 2 7/22B. 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl⁷ H01L27/105, 27/22, 29/78 最小限資料以外の資料で調査を行った分野に含まれるもの 1922-1996年 日本国実用新案公報 日本国公開実用新案公報 1971-2004年 日本国実用新案登録公報 1996-2004年 日本国登録実用新案公報 1994-2004年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) C. 関連すると認められる<u>文献</u> 関連する 引用文献の 請求の範囲の番号 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 カテゴリー* 1 - 4JP 57-68092 A (株式会社日立製作所) . X 1982.04.26,全文(ファミリーなし) | パテントファミリーに関する別紙を参照。 □ C欄の続きにも文献が列挙されている。 の日の後に公表された文献 * 引用文献のカテゴリー 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの 「E」国際出願日前の出願または特許であるが、国際出願日 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) よって進歩性がないと考えられるもの 「O」ロ頭による開示、使用、展示等に言及する文献 「&」同一パテントファミリー文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 13.7.2004 国際調査報告の発送日 国際調査を完了した日 25.06.2004 特許庁審査官(権限のある職員) 4M 9354 国際調査機関の名称及びあて先 井原 純 日本国特許庁(ISA/JP) 郵便番号100-8915 電話番号 03-3581-1101 内線 3462 東京都千代田区霞が関三丁目4番3号

接第8条第3項 (PCT17条(2)(a)) の規定により、この国際調査機関が調査をすることを要しない対象に係るものである。 1.	第Ⅱ欄 請求の範囲の一部の調査ができないときの意見(第1ページの2の続き)
2. □ 請求の範囲 は、有意能な国際調査をすることができる程度まで所定の要件を満たしていない国際出題の部分に係るものである。つまり、 3. □ 請求の範囲 は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に従って記載されていない。 第Ⅲ欄 発明の単一性が欠如しているときの意見 (第1ページの3の終を) 次に述べるようにこの国際出頭に二以上の発明があるとこの国際調査機関は認めた。 (特別ページ) を参照のこと。 1. □ 出頭人が必要な追加調査手数料をすべて規間内に納付したので、この国際調査報告は、すべての調査可能な請求の範囲について作成した。 2. □ 追加調査手数料を譲渡するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。 3. □ 出頭人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。 4. 区 出頭人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、節求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。 請求の範囲第1-4項 追加調査手数料の異識の申立てに関する注意 □ 追加調査手数料の異識の申立てに関する注意 □ 追加調査手数料の異識の申立てに関する注意 □ 追加調査手数料の異識の申立てに関する注意 □ 追加調査手数料の異識の申立てに関する注意 □ 追加調査手数料の異識の申立てに関する注意	法第8条第3項 (PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。
ない国際出願の部分に係るものである。つまり、 おりまから ない国際出願の部分に係るものである。つまり、	
ない国際出願の部分に係るものである。つまり、 おりまから ない国際出願の部分に係るものである。つまり、	
 ※Ⅲ欄 発明の単一性が欠如しているときの意見(第1ページの3の続き) 次に述べるようにこの国際出頭に二以上の発明があるとこの国際調査機関は認めた。 (特別ページ)を参照のこと。 1. □ 出頭人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求の範囲について作成した。 2. □ 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。 3. □ 出頭人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。 4. 図 出頭人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の扱初に記載されている発明に係る決の請求の範囲について作成した。	
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。 (特別ページ)を参照のこと。 1. □ 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求の範囲について作成した。 2. □ 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。 3. □ 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。 4. 図 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。 前求の範囲第1-4項 追加調査手数料の異識の申立てに関する注意 □ 追加調査手数料の異論の申立てに関する注意 □ 追加調査手数料の異論の申立てに関する注意	
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。 (特別ページ)を参照のこと。 1. □ 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求の範囲について作成した。 2. □ 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。 3. □ 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。 4. 図 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。 前求の範囲第1-4項 追加調査手数料の異識の申立てに関する注意 □ 追加調査手数料の異論の申立てに関する注意 □ 追加調査手数料の異論の申立てに関する注意	第Ⅲ欄 発明の単一性が欠如しているときの意見(第1ページの3の続き)
の範囲について作成した。 2. □ 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。 3. □ 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。 4. 図 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。 請求の範囲第1-4項 追加調査手数料の異議の申立てに関する注意 □ 追加調査手数料の異議の申立てに関する注意 □ 追加調査手数料の異議の申立てに関する注意 □ 追加調査手数料の異議の申立てに関する注意	次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。
加調査手数料の納付を求めなかった。 3.	
付のあった次の請求の範囲のみについて作成した。 4. 区 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。	
されている発明に係る次の請求の範囲について作成した。 請求の範囲第1-4項 追加調査手数料の異議の申立てに関する注意 」 追加調査手数料の納付と共に出顧人から異議申立てがあった。	3. 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。
□ 追加調査手数料の納付と共に出願人から異議申立てがあった。	されている発明に係る次の請求の範囲について作成した。
	追加調査手数料の異議の申立てに関する注意 「」 追加調査手数料の異様の神社と共に出願人から異議申立てがあった。

請求の範囲に記載されている一群の発明が単一性の要件を満たすには、その一群の発明を単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴の存在が必要であるところ、請求の範囲1-37に記載されている一群の発明は、「情報を保持するメモリ媒体と、前記メモリ媒体に情報を記録する制御部と、前記メモリ媒体から情報を読み出す検出素子とを含み、前記検出素子は、前記メモリ媒体から独立している」という事項でのみ連関していると認められる。

しかしながら、この事項は先行技術文献、例えば、JP 57-68092 A (株式会社日立製作所) 1982.04.26等に記載されているため、特別な技術的特徴とはなり得ない。

そうすると、請求の範囲1-37に記載されている一群の発明の間には、単一の一般的発明概念を 形成するように連関させるための、特別な技術的特徴は存しないこととなる。そのため、請求の範囲 1-37に記載されている一群の発明が発明の単一性の要件を満たしていないことは明らかである。 よって、請求の範囲1-37に記載された発明は、請求の範囲1-27、29-34、36、37に 記載の発明と請求の範囲28、35に記載の発明の2個に区分されることになる。

そこで、請求の範囲1を引用する請求の範囲2-27、29-34、36、37に記載された一群の発明についてさらに検討すると、この一群の発明は、「前記メモリ媒体が磁性体であり、前記制御部は、前記磁性体に磁界を印加することによって前記磁性体の磁化状態を変化させる第1の磁界発生部を含み、前記検出素子は、前記磁性体の近傍に配置されており、かつ、前記磁性体の前記磁化状態に応じて電気的特性が異なる磁電変換部を含む」という事項でのみ連関していると認められる。しかしながら、この事項は、先に提示した先行技術文献に記載されているため、特別な技術的特徴とはなり得ない。

そうすると、請求の範囲 2-27、 29-34、 36、 37 に記載されている一群の発明の間には、単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴は存しないこととなる。そのため、請求の範囲 2-27、 29-34、 36、 37 に記載されている一群の発明が発明の単一性の要件を満たしていないことは明らかである。

よって、請求の範囲 2-27、29-34、36、37に記載された発明は、一見すると、請求の範囲 2-6、26、27、32-34に記載された発明と請求の範囲 $7\sim18$ の各請求の範囲に記載された発明と、請求の範囲 19-25 に記載された発明と請求の範囲 29-31、36、37 に記載された発明の 15 個に区分されることになる。

さらに、請求の範囲2を引用する請求の範囲3-6、26、27、32-34に記載された一群の発明について検討すると、この一群の発明は、「前記磁電変換部が、検知する磁界の状態に応じて電気的特性が異なる磁電変換素子を含み、前記磁電変換素子は、前記磁性体から生じる磁束を検知するように、前記磁性体の近傍に配置されている」という事項のみで連関していると認められる。

しかしながら、この事項は、先に提示した先行技術文献に記載されているため、特別な技術的特徴とはなり得ない。

そうすると、請求の範囲3-6、26、27、32-34に記載されている一群の発明の間には、 単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴は存しないこととな る。そのため、請求の範囲3-6、26、27、32-34に記載されている一群の発明が発明の単 一性の要件を満たしていないことは明らかである。

よって、請求の範囲 3-6、26、27、32-34に記載された発明は、請求の範囲 3、4に記載された発明と請求の範囲 5、6、26、27に記載された発明と請求の範囲 32-34に記載された発明の 3 個に区分されることになる。

したがって、この国際出願の請求の範囲には、1-4と5、6、26、27と7と8と9と10と11と12と13と14と15と16と17と18と19-25と29-31、36、37と28、35と32-34とに区分される18個の発明が記載されていると認める。